| 講演名 | 2017-03-03 演算の移動度に基づいた束データ方式による非同期式回路の電力最適化手法の評価 保坂 隼也(会津大), 齋藤 寛(会津大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，演算の移動度に基づいた束データ方式による非同期式回路の動的消費電力最適化手法を提案する．提案手法は，レイテンシ制約より計算した演算の移動度の下，消費電力が大きい演算の実行時間を遅くし，逆に消費電力が小さい演算の実行時間を早くするよう各演算を実行するデータパス対して最大遅延制約を生成する．生成した最大遅延制約を用いて回路を合成することで，回路全体の動的消費電力の削減を試みる．実験では，3 つのベンチマークに提案手法を適用し，面積，実行時間，動的消費電力，および消費エネルギーを評価した．また，同期式回路と整数線形計画法を用いた手法と比較を行った．実験の結果，同期式回路と比較して最大で約44.8%，平均で約12.5%の動的消費電力を，最大で約41.6%，平均で約10.1%の消費エネルギーを削減することができた． |
| 抄録(英) | In this paper, we propose a dynamic power optimization for asynchronous circuits with bundled-data implementation based on the mobility of operations. The proposed method relaxes the execution time of operations which consume more power while it tightens the execution time of operations which consume less power by applying maximum delay constraints under a given latency constraint. In the experiment, we applied the proposed method to three benchmarks to evaluate area, execution time, dynamic power, and energy. We also compared with synchronous circuits and a method using integer linear programming. As a result, we could reduce dynamic power about 44.8% at the maximum, 12.5% at the average, and we could reduce energy about 41.6% at the maximum, 10.1% at the average. |
| キーワード(和) | VLSI / ASIC / 動的消費電力 / 最適化 / 移動度 |
| キーワード(英) | VLSI / ASIC / Dynamic Power / Optimization / Mobility |
| 資料番号 | VLD2016-122 |
| 発行日 | 2017-02-22 (VLD) |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2017/3/1(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 竹中 崇(NEC) |
| 委員長氏名（英） | Takashi Takenana(NEC) |
| 副委員長氏名（和） | 越智 裕之(立命館大) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 演算の移動度に基づいた束データ方式による非同期式回路の電力最適化手法の評価 |
| サブタイトル（和） | |
| タイトル（英） | Dynamic Power Optimization for Asynchronous Circuits with Bundled-data Implementation based on the Mobility of Operations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | VLSI / VLSI |
| キーワード(2)（和/英） | ASIC / ASIC |
| キーワード(3)（和/英） | 動的消費電力 / Dynamic Power |
| キーワード(4)（和/英） | 最適化 / Optimization |
| キーワード(5)（和/英） | 移動度 / Mobility |
| 第 1 著者 氏名（和/英） | 保坂 隼也 / Shunya Hosaka |
| 第 1 著者 所属（和/英） | 会津大学大学院(略称：会津大) University of Aizu(略称：Aizu Univ) |
| 第 2 著者 氏名（和/英） | 齋藤 寛 / Hiroshi Saito |
| 第 2 著者 所属（和/英） | 会津大学大学院(略称：会津大) University of Aizu(略称：Aizu Univ) |
| 発表年月日 | 2017-03-03 |
| 資料番号 | VLD2016-122 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-478 |
| ページ範囲 | pp.109-114(VLD), |
| ページ数 | 6 |
| 発行日 | 2017-02-22 (VLD) |