| 講演名 | 2017-03-10 倍精度浮動小数点対数関数のFPGA向き計算法 藤原 康史(京大), 高木 一義(京大), 高木 直史(京大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 浮動小数点数演算標準IEEE754が2008年に改定され,正確に計算すべき関数として36個の関数が提示された.またFPGAの大規模化,高性能化により,FPGAをデータセンタやスーパーコンピュータのアクセラレータとして用いる動きがある.この時,FPGA上に関数計算回路を構成することにより性能の向上が期待でき,そのため倍精度浮動小数点関数計算FPGAライブラリが有効だと考えられる.本研究ではIEEE754-2008標準準拠の倍精度対数 関数を計算するFPGA向きの手法を提案する.提案手法ではテーブルと乗算を用いた多段階の引数縮小とテイラー展開を用いた近似を行う.また,丸めを誤る入力を予め特定し,修正を行うことで正確丸めに必要な精度を低減する.引数縮小の回数と近似の次数はトレードオフになっており,このパラメータの値を定める手法についても述べる. |
| 抄録(英) | Floating-point arithmetic standard IEEE 754 was revised in 2008, and it presents 36 functions that should be calculated correctly. And, due to the high performance of the FPGA, there is a movement to use the FPGA as an accelerator of a data center or supercomputer. At this time, we can expect improvement in performance by configuring circuits for function calculation on the FPGA. For that purpose we are planning a double precision floating point function calculation FPGA library. In this research, we propose a calculation method for FPGA which computes double precision logarithmic function conforming to IEEE 754-2008 standard. In the method, we perform multilevel argument reduction using tables and multiplications, and approximation using Taylor expansion. In addition, by correcting the value when the rounding is mistaked, intermediate precision necessary for accurate rounding is reduced. There is a tradeoff between the number of argument reductions and the order of approximation, and we describe the method of determining these parameters. |
| キーワード(和) | IEEE754-2008 / 倍精度 / 対数関数 / FPGA |
| キーワード(英) | IEEE754-2008 / double-precision / log function / FPGA |
| 資料番号 | CPSY2016-156,DC2016-102 |
| 発行日 | 2017-03-02 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/3/9(から2日開催) |
| 開催地（和） | 具志川農村環境改善センター |
| 開催地（英） | Kumejima Island |
| テーマ（和） | 組込み技術とネットワークに関するワークショップETNET2017 |
| テーマ（英） | ETNET20167 |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 井上 美智子(奈良先端大) / 浜口 清治(島根大) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Michiko Inoue(NAIST) / Kiyoharu Hamaguchi(Shimane Univ.) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 福本 聡(首都大東京) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 西出 岳央(東芝) / 高島 康裕(北九州市大) / 許 浩沿(パナソニックセミコンダクタソリューションズ) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takeo Nishide(Toshiba) / Yasuhiro Takashima(Univ. of Kitakyushu) / Ko Kyo(Panasonic) |
| 幹事補佐氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) |
| 幹事補佐氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 倍精度浮動小数点対数関数のFPGA向き計算法 |
| サブタイトル（和） | |
| タイトル（英） | Double-precision floating-point logarithm calculation method for FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | IEEE754-2008 / IEEE754-2008 |
| キーワード(2)（和/英） | 倍精度 / double-precision |
| キーワード(3)（和/英） | 対数関数 / log function |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 藤原 康史 / Yasufumi Fujiwara |
| 第 1 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 第 2 著者 氏名（和/英） | 高木 一義 / Kazuyoshi Takagi |
| 第 2 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 第 3 著者 氏名（和/英） | 高木 直史 / Naofumi Takagi |
| 第 3 著者 所属（和/英） | 京都大学(略称：京大) Kyoto University(略称：Kyoto Univ.) |
| 発表年月日 | 2017-03-10 |
| 資料番号 | CPSY2016-156,DC2016-102 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | CPSY-510,DC-511 |
| ページ範囲 | pp.363-367(CPSY), pp.363-367(DC), |
| ページ数 | 5 |
| 発行日 | 2017-03-02 (CPSY, DC) |