| 講演名 | 2017-03-01 不揮発性キャッシュの細粒度パワーゲーティングとMTJ記憶領域の動的選択制御 榎戸 将太(芝浦工大), 宇佐美 公良(芝浦工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 不揮発性素子MTJをSRAMに組み込み、キャッシュに適用して、データを保持しつつリーク電力を低減させる不揮発性パワーゲーティング(PG)という技術がある。しかし、PGによるキャッシュミスの増加や、データ書き込みによる消費エネルギーの増大が指摘されている。本研究では、PGと不揮発性SRAMの記憶領域を動的に制御する手法を提案する。MIPSアーキテクチャの32ビットCPUを対象として制御回路を設計し評価した結果、提案手法では研究対象となるCPUチップ(Geyser-3)の通常動作と比較し、最大43%のリークエネルギーを削減可能であることがわかった。また、既存研究で提案された静的制御による手法と比較し、PGによる消費エネルギー増加量を最大84%削減した。 |
| 抄録(英) | Non-volatile Power Gating(NVPG) is a technique to power gate memory elements to reduce leakage power while keeping the stored data. To realize this, a non-volatile element such as MTJ is incorporated into a SRAM memory cell and the data in SRAM is written to MTJ before the power off. When applying NVPG to cache in CPU, it is effective to apply it partially by selecting cache lines because energy overhead of writing to MTJ is very large. However, cache lines whose data are not stored into MTJ cause cache miss if they are accessed after PG. This incurs energy consumption by accessing the main memory. In this research, we propose a method to PG of Non-volatile cache and dynamic selection control for storing cache lines. As a result of design and implementation of control circuit for 32 bit CPU based on the MIPS architecture, the proposed method reduces leakage energy by 43% at maximum, compared to the normal circuit operation of the CPU. In addition, it reduces the energy consumption increase by PG by 84% at maximum, compared to the static control method proposed in previous research. |
| キーワード(和) | キャッシュ / MTJ / パワーゲーティング / 低消費電力 |
| キーワード(英) | Cache / MTJ / Power-Gating / Low-power |
| 資料番号 | VLD2016-102 |
| 発行日 | 2017-02-22 (VLD) |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2017/3/1(から3日開催) |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | Okinawa Seinen Kaikan |
| テーマ（和） | システムオンシリコンを支える設計技術 |
| テーマ（英） | |
| 委員長氏名（和） | 竹中 崇(NEC) |
| 委員長氏名（英） | Takashi Takenana(NEC) |
| 副委員長氏名（和） | 越智 裕之(立命館大) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 不揮発性キャッシュの細粒度パワーゲーティングとMTJ記憶領域の動的選択制御 |
| サブタイトル（和） | |
| タイトル（英） | Fine-Grain Power Gating of MTJ-based Non-volatile Cache and Dynamic Selection Control for Storing Cache Lines |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャッシュ / Cache |
| キーワード(2)（和/英） | MTJ / MTJ |
| キーワード(3)（和/英） | パワーゲーティング / Power-Gating |
| キーワード(4)（和/英） | 低消費電力 / Low-power |
| 第 1 著者 氏名（和/英） | 榎戸 将太 / Shota Enokido |
| 第 1 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 第 2 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi Usami |
| 第 2 著者 所属（和/英） | 芝浦工業大学(略称：芝浦工大) Shibaura Institute of Technology(略称：SIT) |
| 発表年月日 | 2017-03-01 |
| 資料番号 | VLD2016-102 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-478 |
| ページ範囲 | pp.1-6(VLD), |
| ページ数 | 6 |
| 発行日 | 2017-02-22 (VLD) |