講演名 2017-01-30
[招待講演]電圧トルクMRAM (VCM) 向け読み出し/書き込み回路と大容量キャッシュメモリへの応用
塩田 陽一(産総研), 野口 紘希(東芝), 池上 一隆(東芝), 安部 恵子(東芝), 藤田 忍(東芝), 野崎 隆行(産総研), 湯浅 新治(産総研), 鈴木 義茂(阪大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 電圧トルク MRAM は、電圧パルスによる磁化反転を書き込み原理に利用する MRAM である。磁化反 転に電流を必要とせず、飛躍的な低消費電力化が期待されているが、書き込みエラーの低減と高抵抗 MTJ 素子の読 み出しマージンが実用化に向けた課題となっている。 本報告では、書き込み時に印加する電圧パルスの前後に書き 込みとは逆極性のパルス電圧を印加することで、熱ゆらぎによる書き込みエラーを低減する手法、およびそれを実 現する新しい書き込み回路を開発した。また、電圧トルク MRAM に必要な高抵抗 MTJ 素子に適した新たな高速読 み出し回路も併せて開発した。従来の STT-MRAM と異なり、書き込み動作がユニポーラであるため、ディスター ブフリーな読み出し動作を実現可能である。また、大容量化・微細化に伴い顕在化する素子ばらつきに対し、提案 する自己タイミング生成書き込み回路と自己参照読み出し方式とを用いることで、回路として十分な動作マージン が得られることが示され、大容量のラストレベルキャッシュへの適用が可能であることが示された。
抄録(英) In future processing system, the memory capacity of last level cache (LLC) must be increased, because LLC needs to cover the widening memory-bandwidth gap between multiple CPUs and the external main memory. For this purpose, non-volatile ultra-large LLCs (UL3C) having more than 100 MB should come into use. Although UL3Cs implemented with embedded DRAM have become commercially available, their usage has been constrained by their high power consumption due to their high refresh rate. Non-volatile UL3C can save this wasted energy and enables higher performance per watt in CPU/memory systems. This report presents voltage-controlled MRAM (VCM) using fast read and write circuits to achieve high-speed, low-power, and non-volatile UL3C. Our proposed circuit utilizes unipolar characteristics of voltage-torque MTJ and its voltage effects. The energy barrier is controlled by applying pulsed biases. Simulation results indicated the proposed circuits can operate even with 10% process variability at 1-sigma of MTJ fabrication and reduce operation power. Our results have shown that the proposed VCM can be used for nonvolatile UL3C.
キーワード(和) 電圧トルクMRAM / MTJ / 低消費電力 / ラストレベルキャッシュ
キーワード(英) Voltage torque MRAM / MTJ / Low power / LLC
資料番号 SDM2016-135
発行日 2017-01-23 (SDM)

研究会情報
研究会 SDM
開催期間 2017/1/30(から1日開催)
開催地(和) 機械振興会館
開催地(英) Kikai-Shinko-Kaikan Bldg.
テーマ(和) 先端CMOSデバイス・ プロセス技術(IEDM特集)
テーマ(英)
委員長氏名(和) 国清 辰也(ルネサス エレクトロニクス)
委員長氏名(英) Tatsuya Kunikiyo(Renesas)
副委員長氏名(和) 品田 高宏(東北大)
副委員長氏名(英) Takahiro Shinada(Tohoku Univ.)
幹事氏名(和) 黒田 理人(東北大) / 山口 直(ルネサス エレクトロニクス)
幹事氏名(英) Rihito Kuroda(Tohoku Univ.) / Tadashi Yamaguchi(Renesas)
幹事補佐氏名(和) 池田 浩也(静岡大)
幹事補佐氏名(英) Hiroya Ikeda(Shizuoka Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Silicon Device and Materials
本文の言語 JPN
タイトル(和) [招待講演]電圧トルクMRAM (VCM) 向け読み出し/書き込み回路と大容量キャッシュメモリへの応用
サブタイトル(和)
タイトル(英) [Invited Talk] Novel Voltage Controlled MRAM (VCM) with Fast Read/Write Circuits for Ultra Large Level Cache
サブタイトル(和)
キーワード(1)(和/英) 電圧トルクMRAM / Voltage torque MRAM
キーワード(2)(和/英) MTJ / MTJ
キーワード(3)(和/英) 低消費電力 / Low power
キーワード(4)(和/英) ラストレベルキャッシュ / LLC
第 1 著者 氏名(和/英) 塩田 陽一 / Yoichi Shiota
第 1 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
The National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 2 著者 氏名(和/英) 野口 紘希 / Hiroki Noguchi
第 2 著者 所属(和/英) 東芝(略称:東芝)
Toshiba(略称:Toshiba)
第 3 著者 氏名(和/英) 池上 一隆 / Kazutaka Ikegami
第 3 著者 所属(和/英) 東芝(略称:東芝)
Toshiba(略称:Toshiba)
第 4 著者 氏名(和/英) 安部 恵子 / Keiko Abe
第 4 著者 所属(和/英) 東芝(略称:東芝)
Toshiba(略称:Toshiba)
第 5 著者 氏名(和/英) 藤田 忍 / Shinobu Fujita
第 5 著者 所属(和/英) 東芝(略称:東芝)
Toshiba(略称:Toshiba)
第 6 著者 氏名(和/英) 野崎 隆行 / Takayuki Nozaki
第 6 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
The National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 7 著者 氏名(和/英) 湯浅 新治 / Shinji Yuasa
第 7 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
The National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 8 著者 氏名(和/英) 鈴木 義茂 / Yoshishige Suzuki
第 8 著者 所属(和/英) 大阪大学(略称:阪大)
Osaka University(略称:Osaka Univ.)
発表年月日 2017-01-30
資料番号 SDM2016-135
巻番号(vol) vol.116
号番号(no) SDM-448
ページ範囲 pp.21-24(SDM),
ページ数 4
発行日 2017-01-23 (SDM)