| 講演名 | 2017-01-23 高速シリアル光インターコネクトを用いたFPGA分割実装 村瀬 大(熊本大), 高木 大智(熊本大), 尼崎 太樹(熊本大), 久我 守弘(熊本大), 飯田 全広(熊本大), 末吉 敏則(熊本大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | チップ間の接続に高速シリアル光インターコネクトを使用したマルチプルFPGAシステムを構成し，FPGAエミュレータを提案する．従来のパラレル接続ではI/O数に制限があるが，本システムでは特に問題とならない．実際に3種類のVTRベンチマーク回路を行った．その結果，I/O数の制限でパラレル接続のマルチプルFPGAでは実装ができない回路においても，21.2MHｚで動作することを確認した． |
| 抄録(英) | We propose a multiple FPGA system using high speed optical serial interconnection for a inter-connection of FPGAs. In this paper, we can implement digital circuits on propose system as a ASIC emulator. Although traditional system which uses parallel connection is limited by bandwidth of the number of I/Os, proposed system has no restriction. We evaluate by using three VTR benchmark circuits. As a result, our proposed system can execute 21.2MHz when implementing the circuit which we cannot treat for parallel connected FPGA because of restriction of the number of I/Os. |
| キーワード(和) | FPGA / 光通信 / 高速シリアル通信 |
| キーワード(英) | |
| 資料番号 | VLD2016-75,CPSY2016-111,RECONF2016-56 |
| 発行日 | 2017-01-16 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-SLDM / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/1/23(から3日開催) |
| 開催地（和） | 慶大日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio Univ. |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 竹中 崇(NEC) / 福井 正博(立命館大) / 五島 正裕(NII) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Takashi Takenana(NEC) / Masahiro Fukui(Ritsumeikan Univ.) / 五島 正裕(NII) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 越智 裕之(立命館大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 福田 大輔(富士通研) / 永山 忍(広島市大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 三輪 忍(電通大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 三輪 忍(電通大) |
| 幹事補佐氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速シリアル光インターコネクトを用いたFPGA分割実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Multiple FPGAs with High Speed Serial Optical Interconnection |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA |
| キーワード(2)（和/英） | 光通信 |
| キーワード(3)（和/英） | 高速シリアル通信 |
| 第 1 著者 氏名（和/英） | 村瀬 大 / Futoshi Murase |
| 第 1 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ) |
| 第 2 著者 氏名（和/英） | 高木 大智 / Daichi Takagi |
| 第 2 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ) |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki Amagasaki |
| 第 3 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ) |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro Kuga |
| 第 4 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ) |
| 第 5 著者 氏名（和/英） | 飯田 全広 / Masahiro Iida |
| 第 5 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ) |
| 第 6 著者 氏名（和/英） | 末吉 敏則 / Toshinori Sueyoshi |
| 第 6 著者 所属（和/英） | 熊本大学(略称：熊本大) Kumamoto University(略称：Kumamoto Univ) |
| 発表年月日 | 2017-01-23 |
| 資料番号 | VLD2016-75,CPSY2016-111,RECONF2016-56 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-415,CPSY-416,RECONF-417 |
| ページ範囲 | pp.31-36(VLD), pp.31-36(CPSY), pp.31-36(RECONF), |
| ページ数 | 6 |
| 発行日 | 2017-01-16 (VLD, CPSY, RECONF) |