| 講演名 | 2017-01-24 ［ショートペーパー］ニューラルネットワークのROS準拠FPGAコンポーネント化の初期検討 松本 拓也(宇都宮大), 山科 和史(宇都宮大), 大川 猛(宇都宮大), 大津 金光(宇都宮大), 横田 隆史(宇都宮大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 自律移動ロボットに電力効率の高いFPGAによるニューラルネットワークを容易に搭載するために，ロボットシステム開発で標準的に用いられているROS(Robot Operating System)に準拠した形のFPGAコンポーネントを提案する．層の深いニューラルネットワークを用いることで画像認識処理を高精度で行えることが知られている．しかし層間の結合が多くなると計算量が大きくなる問題がある．バッテリ駆動による低消費電力要求のある自律移動ロボットは高性能プロセッサを搭載できないため，周囲環境の高速な認識が要求される場面で，層の深いニューラルネットワークは扱うことは難しい．またFPGAによるハードウェア化を行うことで低消費電力かつ高速な処理が可能である．しかしFPGAを用いた開発は開発コストが大きくロボット開発に導入することは難しい．そこでロボット開発で用いられているROSに準拠した形で，FPGAコンポーネント化を行うことで容易に導入が可能となる．本稿では，まずFPGAによる小規模なニューラルネットワークのハードウェア化を行って処理性能を評価し，ROSに準拠した形のFPGAコンポーネント化を検討する． |
| 抄録(英) | Not available |
| キーワード(和) | ニューラルネットワーク / FPGA / ROS / ROS準拠FPGAコンポーネント |
| キーワード(英) | Not availble |
| 資料番号 | VLD2016-89,CPSY2016-125,RECONF2016-70 |
| 発行日 | 2017-01-16 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-SLDM / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/1/23(から3日開催) |
| 開催地（和） | 慶大日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio Univ. |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 竹中 崇(NEC) / 福井 正博(立命館大) / 五島 正裕(NII) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Takashi Takenana(NEC) / Masahiro Fukui(Ritsumeikan Univ.) / 五島 正裕(NII) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 越智 裕之(立命館大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 福田 大輔(富士通研) / 永山 忍(広島市大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 三輪 忍(電通大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 三輪 忍(電通大) |
| 幹事補佐氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN-ONLY |
| タイトル（和） | ［ショートペーパー］ニューラルネットワークのROS準拠FPGAコンポーネント化の初期検討 |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ニューラルネットワーク / Not availble |
| キーワード(2)（和/英） | FPGA |
| キーワード(3)（和/英） | ROS |
| キーワード(4)（和/英） | ROS準拠FPGAコンポーネント |
| 第 1 著者 氏名（和/英） | 松本 拓也 / Takuya Matsumoto |
| 第 1 著者 所属（和/英） | 宇都宮大学(略称：宇都宮大) Utsunomiya University(略称：Utsunomiya Univ.) |
| 第 2 著者 氏名（和/英） | 山科 和史 / Kazushi Yamashina |
| 第 2 著者 所属（和/英） | 宇都宮大学(略称：宇都宮大) Utsunomiya University(略称：Utsunomiya Univ.) |
| 第 3 著者 氏名（和/英） | 大川 猛 / Takeshi Ohkawa |
| 第 3 著者 所属（和/英） | 宇都宮大学(略称：宇都宮大) Utsunomiya University(略称：Utsunomiya Univ.) |
| 第 4 著者 氏名（和/英） | 大津 金光 / Kanemitsu Ootsu |
| 第 4 著者 所属（和/英） | 宇都宮大学(略称：宇都宮大) Utsunomiya University(略称：Utsunomiya Univ.) |
| 第 5 著者 氏名（和/英） | 横田 隆史 / Takashi Yokota |
| 第 5 著者 所属（和/英） | 宇都宮大学(略称：宇都宮大) Utsunomiya University(略称：Utsunomiya Univ.) |
| 発表年月日 | 2017-01-24 |
| 資料番号 | VLD2016-89,CPSY2016-125,RECONF2016-70 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-415,CPSY-416,RECONF-417 |
| ページ範囲 | pp.133-134(VLD), pp.133-134(CPSY), pp.133-134(RECONF), |
| ページ数 | 2 |
| 発行日 | 2017-01-16 (VLD, CPSY, RECONF) |