| 講演名 | 2017-01-24 新しい剰余SD数加算アルゴリズムとRSA暗号処理への応用 石川 和誠(群馬大), 田中 勇樹(群馬大), 魏 書剛(群馬大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本研究では，長い語長を有する剰余算術演算のため，SD(Signed-Digit)数を用いた新しい剰余加算アルゴリズムを提案する．本提案のアルゴリズムでは，従来の剰余演算に用いられる法$m(2^{n-1} |
| 抄録(英) | In this paper, we presented a new residue addition algorithm using Signed-Digit (SD) numbers for the applications such as RSA encryption with very long word-length. In the proposed algorithm, for the high-speed residue SD addition with $n$ digits, a residue parameter: $\mu (=m-2^n)$ is used for the residue operation instead of using $m$($2^{n-1} |
| キーワード(和) | Signed-Digit(SD)数 / 剰余SD数加算 / 剰余SD数乗算 / RSA暗号処理プロセッサ |
| キーワード(英) | Signed-Digit(SD) number / residue SD addition / residue SD multiplication / RSA encryption processor |
| 資料番号 | VLD2016-92,CPSY2016-128,RECONF2016-73 |
| 発行日 | 2017-01-16 (VLD, CPSY, RECONF) |
| 研究会情報 | |
| 研究会 | CPSY / RECONF / VLD / IPSJ-SLDM / IPSJ-ARC |
|---|---|
| 開催期間 | 2017/1/23(から3日開催) |
| 開催地（和） | 慶大日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio Univ. |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 竹中 崇(NEC) / 福井 正博(立命館大) / 五島 正裕(NII) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Takashi Takenana(NEC) / Masahiro Fukui(Ritsumeikan Univ.) / 五島 正裕(NII) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 越智 裕之(立命館大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hiroyuki Ochi(Ritsumeikan Univ.) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 福田 大輔(富士通研) / 永山 忍(広島市大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 三輪 忍(電通大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / 小野 貴継(九大) / 近藤 正章(東大) / 長谷川 揚平(東芝) / 三輪 忍(電通大) |
| 幹事補佐氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(北大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / Parizy Matthieu(富士通研) |
| 幹事補佐氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Parizy Matthieu(Fujitsu Labs.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Special Interest Group on System and LSI Design Methodology / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 新しい剰余SD数加算アルゴリズムとRSA暗号処理への応用 |
| サブタイトル（和） | |
| タイトル（英） | A New Residue Addition Algorithm Using Signed-Digit Numbers and Its Application to RSA Encryption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Signed-Digit(SD)数 / Signed-Digit(SD) number |
| キーワード(2)（和/英） | 剰余SD数加算 / residue SD addition |
| キーワード(3)（和/英） | 剰余SD数乗算 / residue SD multiplication |
| キーワード(4)（和/英） | RSA暗号処理プロセッサ / RSA encryption processor |
| 第 1 著者 氏名（和/英） | 石川 和誠 / Kazumasa Ishikawa |
| 第 1 著者 所属（和/英） | 群馬大学(略称：群馬大) Gunma University(略称：Gunma Univ.) |
| 第 2 著者 氏名（和/英） | 田中 勇樹 / Yuuki Tanaka |
| 第 2 著者 所属（和/英） | 群馬大学(略称：群馬大) Gunma University(略称：Gunma Univ.) |
| 第 3 著者 氏名（和/英） | 魏 書剛 / Shugang Wei |
| 第 3 著者 所属（和/英） | 群馬大学(略称：群馬大) Gunma University(略称：Gunma Univ.) |
| 発表年月日 | 2017-01-24 |
| 資料番号 | VLD2016-92,CPSY2016-128,RECONF2016-73 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-415,CPSY-416,RECONF-417 |
| ページ範囲 | pp.147-152(VLD), pp.147-152(CPSY), pp.147-152(RECONF), |
| ページ数 | 6 |
| 発行日 | 2017-01-16 (VLD, CPSY, RECONF) |