| 講演名 | 2016-12-15 ［ポスター講演］ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価 肥田 格(北大), 高前田 伸也(北大), 池辺 将之(北大), 本村 真人(北大), 浅井 哲也(北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 分岐予測器の予測精度は,マイクロプロセッサの電力効率を左右する主要因の一つである.本研究では,統計的機械学習を利用した識別器として知られるナイーブベイズ分類器を,RISCプロセッサの分岐予測器に適用した.設計した分岐予測器および静的分岐予測器,単純パーセプトロン分岐予測器について予測精度をシミュレーションすると,ほとんどのベンチマークにおいて,ナイーブベイズ分岐予測器が最高の精度を示した.また,シミュレーション結果から消費電力を計算すると,予測精度が向上したことでメモリへのアクセス頻度が低減され,電力効率が向上される見積もりを得た. |
| 抄録(英) | In this paper, we propose a Bayesian branch prediction circuit consisting of an instruction-feature extractor and a naive Bayes classifier (NBC). Its purpose is to replace conventional branch predictors in modern pipelined RISC microprocessors. The proposed circuit is based on the conventional neural branch predictor; however, the linear classifier circuit is replaced by the proposed NBC circuit. Implementing approximate Bayesian computation and its highly-parallel architectures, the NBC circuit completes branch prediction within 2 clock cycles per instruction, and is this suitable for implementation on standard pipelined microprocessors. |
| キーワード(和) | マイクロプロセッサ / 低消費電力 / アーキテクチャ / 動的分岐予測 / ナイーブベイズ |
| キーワード(英) | energy-efficient / microprocessor / dynamic branch prediction / low-power architecture / naive Bayes classifier |
| 資料番号 | ICD2016-60,CPSY2016-66 |
| 発行日 | 2016-12-08 (ICD, CPSY) |
| 研究会情報 | |
| 研究会 | ICD / CPSY |
|---|---|
| 開催期間 | 2016/12/15(から2日開催) |
| 開催地（和） | 東京工業大学 |
| 開催地（英） | Tokyo Institute of Technology |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 委員長氏名（和） | 藤島 実(広島大) / 中島 康彦(奈良先端大) |
| 委員長氏名（英） | Minoru Fujishima(Hiroshima Univ.) / Yasuhiko Nakashima(NAIST) |
| 副委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) / 中野 浩嗣(広島大) / 入江 英嗣(東大) |
| 副委員長氏名（英） | Hideto Hidaka(Renesas) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) |
| 幹事氏名（和） | 吉田 毅(広島大) / 高宮 真(東大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) |
| 幹事氏名（英） | Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) |
| 幹事補佐氏名（和） | 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) |
| 幹事補佐氏名（英） | Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Computer Systems |
|---|---|
| 本文の言語 | JPN-ONLY |
| タイトル（和） | ［ポスター講演］ナイーブベイズ分類器を用いた動的分岐予測器の設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マイクロプロセッサ / energy-efficient |
| キーワード(2)（和/英） | 低消費電力 / microprocessor |
| キーワード(3)（和/英） | アーキテクチャ / dynamic branch prediction |
| キーワード(4)（和/英） | 動的分岐予測 / low-power architecture |
| キーワード(5)（和/英） | ナイーブベイズ / naive Bayes classifier |
| 第 1 著者 氏名（和/英） | 肥田 格 / Itaru Hida |
| 第 1 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 2 著者 氏名（和/英） | 高前田 伸也 / Shinya Takamaeda |
| 第 2 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 3 著者 氏名（和/英） | 池辺 将之 / Masayuki Ikebe |
| 第 3 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 4 著者 氏名（和/英） | 本村 真人 / Masato Motomura |
| 第 4 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 第 5 著者 氏名（和/英） | 浅井 哲也 / Tetsuya Asai |
| 第 5 著者 所属（和/英） | 北海道大学(略称：北大) Hokkaido University(略称：Hokkaido Univ.) |
| 発表年月日 | 2016-12-15 |
| 資料番号 | ICD2016-60,CPSY2016-66 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | ICD-364,CPSY-365 |
| ページ範囲 | pp.39-39(ICD), pp.39-39(CPSY), |
| ページ数 | 1 |
| 発行日 | 2016-12-08 (ICD, CPSY) |