| 講演名 | 2016-12-15 ［ポスター講演］回路化が容易な受理関数を用いたイジングLSIのためのアニーリングモデル 井上 雄二郎(東京理科大), 染谷 健太(東京理科大), 串原 健太(東京理科大), 河原 尊之(東京理科大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年注目が集まるIoT社会であるが，今後は”モノ”自身に高度な情報処理能力を付与することで更なる発展が期待される(AI on Things)．その情報処理の重要なものとして最適化問題の求解があるが，そのメソッドとしてイジングモデル型LSIを搭載することが適している．しかしイジングLSIの実現にはアニーリング機構のハードウェア化が必要であるが，従来手法では受理関数をデジアナ混載回路で構成するため回路の構成が複雑となり，設計やレイアウトが困難となる．そこで本報告では設計が容易なデジタル回路のみで実現できる受理関数に基づき、従来のモデルと同等の求解性能を持つ新たなアニーリングのモデルを提案し，シミュレーションにより実際の最適化問題を解くことで提案モデルの妥当性を確認したことを示す． |
| 抄録(英) | In recent years, IoT society gathers attention. However, further development is expected by giving information processing capacity to things from now on (AI on Things). There is a solution to the optimization problem as an important information processing. As a method for this solution, mounting “Ising machine” on Things is suitable. But, when we realize ising model on hardware, it should be mixed signal LSIs because of acceptance function. Mixed signal circuit is well known as a cause which makes us difficult to design LSI. So we propose novel annealing model which has an acceptance function that can be realized without mixed signal circuit in this paper. In addition, because we confirmed our model can solve an optimization problem as exactly as conventional model, we report our model is valid. |
| キーワード(和) | イジングモデル / 大規模集積回路 / シミュレーテッド・アニーリング |
| キーワード(英) | ising model / LSI / simulated anealing |
| 資料番号 | ICD2016-77,CPSY2016-83 |
| 発行日 | 2016-12-08 (ICD, CPSY) |
| 研究会情報 | |
| 研究会 | ICD / CPSY |
|---|---|
| 開催期間 | 2016/12/15(から2日開催) |
| 開催地（和） | 東京工業大学 |
| 開催地（英） | Tokyo Institute of Technology |
| テーマ（和） | 学生・若手研究会 |
| テーマ（英） | |
| 委員長氏名（和） | 藤島 実(広島大) / 中島 康彦(奈良先端大) |
| 委員長氏名（英） | Minoru Fujishima(Hiroshima Univ.) / Yasuhiko Nakashima(NAIST) |
| 副委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) / 中野 浩嗣(広島大) / 入江 英嗣(東大) |
| 副委員長氏名（英） | Hideto Hidaka(Renesas) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) |
| 幹事氏名（和） | 吉田 毅(広島大) / 高宮 真(東大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) |
| 幹事氏名（英） | Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) |
| 幹事補佐氏名（和） | 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) |
| 幹事補佐氏名（英） | Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Computer Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［ポスター講演］回路化が容易な受理関数を用いたイジングLSIのためのアニーリングモデル |
| サブタイトル（和） | |
| タイトル（英） | [Poster Presentation] Novel Annealing Model for Ising LSI Based on Implementable Acceptance Function |
| サブタイトル（和） | |
| キーワード(1)（和/英） | イジングモデル / ising model |
| キーワード(2)（和/英） | 大規模集積回路 / LSI |
| キーワード(3)（和/英） | シミュレーテッド・アニーリング / simulated anealing |
| 第 1 著者 氏名（和/英） | 井上 雄二郎 / Yujiro Inoue |
| 第 1 著者 所属（和/英） | 東京理科大学(略称：東京理科大) Tokyo University of Science(略称：TUS) |
| 第 2 著者 氏名（和/英） | 染谷 健太 / Kenta Someya |
| 第 2 著者 所属（和/英） | 東京理科大学(略称：東京理科大) Tokyo University of Science(略称：TUS) |
| 第 3 著者 氏名（和/英） | 串原 健太 / Kenta Kushihara |
| 第 3 著者 所属（和/英） | 東京理科大学(略称：東京理科大) Tokyo University of Science(略称：TUS) |
| 第 4 著者 氏名（和/英） | 河原 尊之 / Takayuki Kawahara |
| 第 4 著者 所属（和/英） | 東京理科大学(略称：東京理科大) Tokyo University of Science(略称：TUS) |
| 発表年月日 | 2016-12-15 |
| 資料番号 | ICD2016-77,CPSY2016-83 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | ICD-364,CPSY-365 |
| ページ範囲 | pp.77-82(ICD), pp.77-82(CPSY), |
| ページ数 | 6 |
| 発行日 | 2016-12-08 (ICD, CPSY) |