| 講演名 | 2016-12-15 アプリケーションごとの遅延要求に応えるパケットスケジューラのハードウェアの設計と実装 小林 克志(東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在のインターネットにはネットワーク遅延を取り扱う枠組みはなく、大きなネットワーク遅延は対話性が重視されるネットワークサービスで体感品質の悪化といった問題を引き起こしている。我々はアプリケーション毎の多様なネットワーク遅延要求をサポートするネットワーク方式としてLatency AWare InterNet (LAWIN) を提案してきた。本稿では LAWIN に必要なパケットスケジューラとして、パケット毎に異なる遅延要求を満たしつつ既存トラフィックへの影響を抑えた、Earliest Deadline First (EDF)派生スケジューラの FPGA 設計とその実装を示す。さらに、今後の広帯域化にむけた現状のパケットスケジューラの実装上の問題点を示す。 |
| 抄録(英) | Since the exiting Internet lacks a network latency support, large network latencies cause problems degrading customer experience, such on interactive network applications. We have proposed Latency AWare InterNet (LAWIN) network architecture which satisfies various latency requirements from different applications. In this paper, we present the design and implementation of FPGA based packet scheduler which is a EDF derivative one to satisfy per packet latency requirement and to minimize impacts to existing traffic. We also discuss the implementation issues of packet schedulers for future network bandwidth growth. |
| キーワード(和) | インターネット / パケットスケジューラ |
| キーワード(英) | Internet / Packet Scheduler |
| 資料番号 | IA2016-68 |
| 発行日 | 2016-12-08 (IA) |
| 研究会情報 | |
| 研究会 | IA / IN |
|---|---|
| 開催期間 | 2016/12/15(から2日開催) |
| 開催地（和） | 広島市立大学 講堂小ホール |
| 開催地（英） | Hiroshima city university |
| テーマ（和） | 性能評価とシミュレーション、信頼性技術、スループットやトラヒックの計測、品質(QoS)制御、輻輳制御、トラヒック・フロー制御、オーバーレイネットワーク・P2P、IPv6 、マルチキャスト、ルーティング、DDoS及び一般 |
| テーマ（英） | Performance Analysis and Simulation, Robustness, Traffic and Throughput Measurement, Quality of Service (QoS) Control, Congestion Control, Overlay Network/P2P, IPv6, Multicast, Routing, DDoS, etc. |
| 委員長氏名（和） | 吉田 健一(筑波大) / 山岡 克式(東工大) |
| 委員長氏名（英） | Ken-ichi Yoshida(Univ. of Tsukuba) / Katsunori Yamaoka(Tokyo Inst. of Tech.) |
| 副委員長氏名（和） | 大崎 博之(関西学院大) / 地引 昌弘(NICT) / 義久 智樹(阪大) / 岸田 卓治(NTT) |
| 副委員長氏名（英） | Hiroyuki Osaki(Kwansei Gakuin Univ.) / Masahiro Jibiki(NICT) / Tomoki Yoshihisa(Osaka Univ.) / Takuji Kishida(NTT) |
| 幹事氏名（和） | 松浦 知史(東工大) / 山本 寛(立命館大) / 北原 武(KDDI研) / 木村 達郎(NTT) |
| 幹事氏名（英） | Satoshi Matsuura(Tokyo Inst. of Tech.) / Hiroshi Yamamoto(Ritsumeikan Univ.) / Takeshi Kitahara(KDDI R&D Labs.) / Tatsuro Kimura(NTT) |
| 幹事補佐氏名（和） | 作元 雄輔(首都大東京) / 屏 雄一郎(KDDI研) / 渡辺 俊貴(NEC) / 金子 晋丈(慶大) / 夏目 貴史(NTT) |
| 幹事補佐氏名（英） | Yusuke Sakumoto(Tokyo Metropolitan Univ.) / Yuichiro Hei(KDDI R&D Labs.) / Toshiki Watanabe(NEC) / Kunitake Kaneko(Keio Univ.) / Takashi Natsume(NTT) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Internet Architecture / Technical Committee on Information Networks |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アプリケーションごとの遅延要求に応えるパケットスケジューラのハードウェアの設計と実装 |
| サブタイトル（和） | |
| タイトル（英） | Design and Implementation of FPGA based packet scheduler to satisfy latency requirements of applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | インターネット / Internet |
| キーワード(2)（和/英） | パケットスケジューラ / Packet Scheduler |
| 第 1 著者 氏名（和/英） | 小林 克志 / Katsushi Kobayashi |
| 第 1 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：University of Tokyo) |
| 発表年月日 | 2016-12-15 |
| 資料番号 | IA2016-68 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | IA-362 |
| ページ範囲 | pp.29-34(IA), |
| ページ数 | 6 |
| 発行日 | 2016-12-08 (IA) |