| 講演名 | 2016-11-28 PLC命令列の高位合成によるハードウェア化 石垣 良樹(豊橋技科大), 田中 佑(豊橋技科大), 藤枝 直輝(豊橋技科大), 市川 周一(豊橋技科大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 知的財産保護のため，プログラマブルロジックコントローラ（PLC）の命令列を保護・隠蔽する技術が求められており，命令列のハードウェア化はその1つである．本稿では，Vivado HLS を用いた高位合成によってPLC命令列をハードウェア化し，実装・評価を行った．Vivado HLS は指示句を与えることによって生成する回路を制御可能である．いくつかの回路を生成し，指示句なしの回路と比較した結果，実行時間はパイプライン化によって最大で 2 % 減少し，回路規模は演算器共有によって最大で 44 % 減少した． |
| 抄録(英) | The hardware implementation of instruction sequence is a method to conceal and to protect the intellectual property. In this study, PLC instructions are synthesized, implemented, and evaluated with Xilinx FPGA and Vivado HLS. The derived designs can be controlled by the directives of Vivado HLS. The reduction of latency was maximally 2% with pipelining, while the logic scale was reduced to 56% of the original by sharing arithmetic units. |
| キーワード(和) | プログラマブルロジックコントローラ / PLC / 高位合成 / HLS / ハードウェア化 / FPGA |
| キーワード(英) | Programmable Logic Controller / High Level Synthesis / Hardware Implementation / FPGA |
| 資料番号 | RECONF2016-43 |
| 発行日 | 2016-11-21 (RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE |
|---|---|
| 開催期間 | 2016/11/28(から3日開催) |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 野毛 悟(沼津高専) / 藤島 実(広島大) / 高村 誠之(NTT) |
| 委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Satoru Noge(Numazu National College of Tech.) / Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) |
| 副委員長氏名（和） | 越智 裕之(立命館大) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 小舘 淳一(NTT) / 岩田 展幸(日大) / 吉田 毅(広島大) / 高宮 真(東大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) / / 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 河村 圭(KDDI研) / 高橋 桂太(名大) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) / / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Kei Kawamura(KDDI R&D Labs.) / Keita Takahashi(Nagoya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PLC命令列の高位合成によるハードウェア化 |
| サブタイトル（和） | |
| タイトル（英） | Hardware implementation of PLC Instructions by high level synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プログラマブルロジックコントローラ / Programmable Logic Controller |
| キーワード(2)（和/英） | PLC / High Level Synthesis |
| キーワード(3)（和/英） | 高位合成 / Hardware Implementation |
| キーワード(4)（和/英） | HLS / FPGA |
| キーワード(5)（和/英） | ハードウェア化 |
| キーワード(6)（和/英） | FPGA |
| 第 1 著者 氏名（和/英） | 石垣 良樹 / Ishigaki Yoshiki |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) toyohashi university of technology(略称：TUT) |
| 第 2 著者 氏名（和/英） | 田中 佑 / Tanaka Tasuku |
| 第 2 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) toyohashi university of technology(略称：TUT) |
| 第 3 著者 氏名（和/英） | 藤枝 直輝 / Fujieda Naoki |
| 第 3 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) toyohashi university of technology(略称：TUT) |
| 第 4 著者 氏名（和/英） | 市川 周一 / Ichikawa Shuichi |
| 第 4 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) toyohashi university of technology(略称：TUT) |
| 発表年月日 | 2016-11-28 |
| 資料番号 | RECONF2016-43 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | RECONF-332 |
| ページ範囲 | pp.19-24(RECONF), |
| ページ数 | 6 |
| 発行日 | 2016-11-21 (RECONF) |