講演名 | 2016-11-29 原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法 東 俊輝(立命館大), 越智 裕之(立命館大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では、0-1-$A$-$overline{A}$ LUTの遅延モデルと、それを用いたマッピング手法を提案する。0-1-$A$-$overline{A}$ LUTは、原子移動型スイッチを用いた新しいLook Up Table (LUT)アーキテクチャである。このLUTには、実装させる論理関数によってスイッチアレイに接続された入力バッファが駆動するMUXの入力数が変動する特性がある。本稿ではこの特性をモデル化し、最小の遅延時間でマッピングする手法を提案する。提案手法では、k-feasibleカット選択時に入力バッファが駆動するMUXの入力数によって分類したLUTの遅延情報を用いる。ベンチマーク回路をマッピングしたところ、従来のLUTよりも遅延時間を最大46%削減することができた。 |
抄録(英) | This paper proposes a delay model for 0-1-$A$-$overline{A}$ LUT and a delay-optimal mapping algorithm for it. 0-1-$A$-$overline{A}$ LUT is a new programmable logic using atom switches. A unique feature of 0-1-$A$-$overline{A}$ LUT is that the fanout of the input buffers that is connected to the switch matrix for driving MUX's inputs depends on the mapped logic function. This paper proposes a delay model that reflects this feature and a delay optimal technology mapping algorithms using it. During $k$-feasible cut selection, our algorithms use delay information of our LUT that is classified by the number of MUX's inputs its drives. From our experiments, the circuit delay using our $k$-LUT is 46% smaller in the best case compared with using the conventional atom-switch-based $k$-LUT. |
キーワード(和) | 原子移動型スイッチ / テクノロジマッピング / K-feasibleカット / リコンフィギャラブルデバイスアーキテクチャ / ナノスケールデバイス |
キーワード(英) | atom switch / technology mapping / K-feasible cut / reconfigurable device architecture / nano-scale device |
資料番号 | RECONF2016-45 |
発行日 | 2016-11-21 (RECONF) |
研究会情報 | |
研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE |
---|---|
開催期間 | 2016/11/28(から3日開催) |
開催地(和) | 立命館大学大阪いばらきキャンパス |
開催地(英) | Ritsumeikan University, Osaka Ibaraki Campus |
テーマ(和) | デザインガイア2016 -VLSI設計の新しい大地- |
テーマ(英) | Design Gaia 2016 -New Field of VLSI Design- |
委員長氏名(和) | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 野毛 悟(沼津高専) / 藤島 実(広島大) / 高村 誠之(NTT) |
委員長氏名(英) | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Satoru Noge(Numazu National College of Tech.) / Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) |
副委員長氏名(和) | 越智 裕之(立命館大) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) |
副委員長氏名(英) | Hiroyuki Ochi(Ritsumeikan Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) |
幹事氏名(和) | 福田 大輔(富士通研) / 永山 忍(広島市大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 小舘 淳一(NTT) / 岩田 展幸(日大) / 吉田 毅(広島大) / 高宮 真(東大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) |
幹事氏名(英) | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) |
幹事補佐氏名(和) | Parizy Matthieu(富士通研) / / 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 河村 圭(KDDI研) / 高橋 桂太(名大) |
幹事補佐氏名(英) | Parizy Matthieu(Fujitsu Labs.) / / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Kei Kawamura(KDDI R&D Labs.) / Keita Takahashi(Nagoya Univ.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering |
---|---|
本文の言語 | JPN |
タイトル(和) | 原子移動型スイッチを用いた小面積なプログラマブルロジックとそのための遅延最適なテクノロジマッピング手法 |
サブタイトル(和) | |
タイトル(英) | Area-efficient LUT-like Programmable Logic Using Atom Switch and its Delay-optimal Mapping Algorithm |
サブタイトル(和) | |
キーワード(1)(和/英) | 原子移動型スイッチ / atom switch |
キーワード(2)(和/英) | テクノロジマッピング / technology mapping |
キーワード(3)(和/英) | K-feasibleカット / K-feasible cut |
キーワード(4)(和/英) | リコンフィギャラブルデバイスアーキテクチャ / reconfigurable device architecture |
キーワード(5)(和/英) | ナノスケールデバイス / nano-scale device |
第 1 著者 氏名(和/英) | 東 俊輝 / Toshiki Higashi |
第 1 著者 所属(和/英) | 立命館大学(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan Univ.) |
第 2 著者 氏名(和/英) | 越智 裕之 / Hiroyuki Ochi |
第 2 著者 所属(和/英) | 立命館大学(略称:立命館大) Ritsumeikan University(略称:Ritsumeikan Univ.) |
発表年月日 | 2016-11-29 |
資料番号 | RECONF2016-45 |
巻番号(vol) | vol.116 |
号番号(no) | RECONF-332 |
ページ範囲 | pp.29-34(RECONF), |
ページ数 | 6 |
発行日 | 2016-11-21 (RECONF) |