| 講演名 | 2016-11-29 ［基調講演］IoT時代に向け組合せ最適化問題を効率的に解くCMOSアニーリングマシン 山岡 雅直(日立), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 組合せ最適化問題を効率よく解くアーキテクチャとしてイジングモデルを用いたCMOSアニーリングマシンを提案した。CMOSアニーリングマシンでは、組合せ最適化問題を磁性体のスピンの挙動を表すイジングモデルに写像しその収束動作により問題を解く。収束動作はCMOS回路により実現した。試作チップにより、100MHz動作が可能で実際に組合せ最適化問題が解けることを確認するとともに、従来のノイマン型計算機を用いた場合に比べて1800倍の電力効率で問題を解けることを確認した。 |
| 抄録(英) | A new computing machine, CMOS annealing machine, using Ising model that effectively solves combinatorial optimization problems is proposed. The annealing machine maps problems to an Ising model, a model to express the behavior of magnetic spins, and solves the problems by its own convergence property. The convergence is performed by CMOS circuits operations. The prototype chips achieve 100MHz operation and the operation to solve problems using Ising model is confirmed. The power efficiency of the chip is 1800-times higher than that of the conventional Von-Neumann computers. |
| キーワード(和) | イジングモデル / 組合せ最適化問題 / SRAM / 非ノイマン型計算機 |
| キーワード(英) | Ising model / Combinatorial optimization problem / SRAM / non Von-Neumann computer |
| 資料番号 | VLD2016-59,CPM2016-81,ICD2016-42,IE2016-76,CPSY2016-52,DC2016-53,RECONF2016-49 |
| 発行日 | 2016-11-21 (VLD, DC, RECONF), 2016-11-22 (CPM, ICD, IE, CPSY) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE |
|---|---|
| 開催期間 | 2016/11/28(から3日開催) |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 野毛 悟(沼津高専) / 藤島 実(広島大) / 高村 誠之(NTT) |
| 委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Satoru Noge(Numazu National College of Tech.) / Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) |
| 副委員長氏名（和） | 越智 裕之(立命館大) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 小舘 淳一(NTT) / 岩田 展幸(日大) / 吉田 毅(広島大) / 高宮 真(東大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) / / 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 河村 圭(KDDI研) / 高橋 桂太(名大) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) / / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Kei Kawamura(KDDI R&D Labs.) / Keita Takahashi(Nagoya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［基調講演］IoT時代に向け組合せ最適化問題を効率的に解くCMOSアニーリングマシン |
| サブタイトル（和） | |
| タイトル（英） | [Keynote Address] CMOS Annealing Machine to Solve Combinatorial Optimization Problems for IoT Era |
| サブタイトル（和） | |
| キーワード(1)（和/英） | イジングモデル / Ising model |
| キーワード(2)（和/英） | 組合せ最適化問題 / Combinatorial optimization problem |
| キーワード(3)（和/英） | SRAM / SRAM |
| キーワード(4)（和/英） | 非ノイマン型計算機 / non Von-Neumann computer |
| 第 1 著者 氏名（和/英） | 山岡 雅直 / Masanao Yamaoka |
| 第 1 著者 所属（和/英） | 株式会社日立製作所(略称：日立) Hitachi, Ltd.(略称：Hitachi) |
| 発表年月日 | 2016-11-29 |
| 資料番号 | VLD2016-59,CPM2016-81,ICD2016-42,IE2016-76,CPSY2016-52,DC2016-53,RECONF2016-49 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-330,CPM-333,ICD-334,IE-335,CPSY-336,DC-331,RECONF-332 |
| ページ範囲 | pp.91-96(VLD), pp.25-30(CPM), pp.25-30(ICD), pp.25-30(IE), pp.27-32(CPSY), pp.91-96(DC), pp.49-54(RECONF), |
| ページ数 | 6 |
| 発行日 | 2016-11-21 (VLD, DC, RECONF), 2016-11-22 (CPM, ICD, IE, CPSY) |