| 講演名 | 2016-11-30 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法 石川 大輔(東京都市大), 瀬戸 謙修(東京都市大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高位合成を用いてアクセラレータを設計する際の、通信最適化手法を提案する。既存の高位合成向けメモリアクセス最適化手法は通信と計算を分離して行っているために、計算に必要なデータの内部メモリ格納が完了してから計算を開始するのが通常である。しかし、この手法では内部メモリ格納が完了する前に時間がかかることと、バッファメモリの面積がハードウェア全体の面積の増大を招くことが問題となっていた。今回提案する手法は内部メモリへのデータの格納と計算を並列に行うことにより、データの内部メモリ格納にかかるサイクル数の削減による総動作サイクル数の削減と、バッファメモリサイズの最適化によるハードウェア面積削減が可能となる。 |
| 抄録(英) | We propose data transfer optimization in accelerator design with high-level synthesis. Typical accelerator designs perform data transfer and computation separately. So that, all required data are stored in internal memory before computation. Such previous accelerator design techniques have two problems, namely, more clock cycles and increased area. This is because the previous techniques require extra cycles for data transfer and a large size of data reuse buffers. Accelerator designed by our technique perform computation and data transfer at the same time. Therefore, our technique can reduce the number of clock cycles for accelerators. Moreover, our technique can reduce hardware area by reducing the size of buffer memories. |
| キーワード(和) | 高位合成 / データ通信最適化 / ハードウェアアクセラレータ |
| キーワード(英) | High-Level Synthesis / Data Transfer Optimization / Hardware accelerator |
| 資料番号 | VLD2016-69,DC2016-63 |
| 発行日 | 2016-11-21 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE |
|---|---|
| 開催期間 | 2016/11/28(から3日開催) |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 野毛 悟(沼津高専) / 藤島 実(広島大) / 高村 誠之(NTT) |
| 委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Satoru Noge(Numazu National College of Tech.) / Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) |
| 副委員長氏名（和） | 越智 裕之(立命館大) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 小舘 淳一(NTT) / 岩田 展幸(日大) / 吉田 毅(広島大) / 高宮 真(東大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) / / 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 河村 圭(KDDI研) / 高橋 桂太(名大) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) / / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Kei Kawamura(KDDI R&D Labs.) / Keita Takahashi(Nagoya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法 |
| サブタイトル（和） | |
| タイトル（英） | Data Transfer Optimization for Cycle Count and Buffer Size Reduction in Accelerator Design with High-Level Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High-Level Synthesis |
| キーワード(2)（和/英） | データ通信最適化 / Data Transfer Optimization |
| キーワード(3)（和/英） | ハードウェアアクセラレータ / Hardware accelerator |
| 第 1 著者 氏名（和/英） | 石川 大輔 / Daisuke Ishikawa |
| 第 1 著者 所属（和/英） | 東京都市大学(略称：東京都市大) Tokyo City University(略称：TCU) |
| 第 2 著者 氏名（和/英） | 瀬戸 謙修 / Kenshu Seto |
| 第 2 著者 所属（和/英） | 東京都市大学(略称：東京都市大) Tokyo City University(略称：TCU) |
| 発表年月日 | 2016-11-30 |
| 資料番号 | VLD2016-69,DC2016-63 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-330,DC-331 |
| ページ範囲 | pp.147-152(VLD), pp.147-152(DC), |
| ページ数 | 6 |
| 発行日 | 2016-11-21 (VLD, DC) |