| 講演名 | 2016-11-30 重み付き故障カバレージに基づくテストパターン並替えの高速化手法 犬山 慎吾(首都大東京), 岩崎 一彦(首都大東京), 新井 雅之(日大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体製造技術の微細化，高集積化に伴い，欠陥レベルの事前見積り値と実製品に対する値の乖離が問題となっている．著者らは，クリティカルエリアに基づく重み付き故障カバレージを用いて出荷VLSIチップの欠陥レベルを低減させる手法を提案してきた．本研究では，ブリッジ故障とオープン故障を対象に，テストパターンの並替えの高速化手法について評価を行う．クリティカルエリアの分布に基づき，対象故障から2個のグループを作成する．それぞれのグループに対してテスト生成を行い，一方のテストパターンのみ並替えを行う．また，ウインドウベースの並替えについても検討する．これらの手法により，従来の並替え手法と比較して，わずかなテストパターン数の増加に対し，処理時間を大幅に削減できることを示す． |
| 抄録(英) | Shrinking feature size and higher integration on semiconductor device manufacturing technology bring a problem of the gap between the defect level estimation at the design stage and the reported one for fabricated devices. Authors have proposed a technique that can lower the defect level for shipped VLSI chips. In this study, considering bridge and open faults, we propose fast test pattern reordering techniques. Based on distribution of critical area, we make two fault groups. Test generation is performed targeting each fault group, then the reordering is only applied to the second test pattern set. We also show the window-based reordering. Compared to the previous reordering, the proposed scheme significantly reduce processing time while test pattern count slightly increases. |
| キーワード(和) | クリティカルエリア / 重み付き故障カバレージ / ブリッジ故障 / オープン故障 / テスト生成 |
| キーワード(英) | critical area / weighted fault coverage / bridge fault / open fault / test generation |
| 資料番号 | VLD2016-61,DC2016-55 |
| 発行日 | 2016-11-21 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE |
|---|---|
| 開催期間 | 2016/11/28(から3日開催) |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 野毛 悟(沼津高専) / 藤島 実(広島大) / 高村 誠之(NTT) |
| 委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Satoru Noge(Numazu National College of Tech.) / Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) |
| 副委員長氏名（和） | 越智 裕之(立命館大) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 小舘 淳一(NTT) / 岩田 展幸(日大) / 吉田 毅(広島大) / 高宮 真(東大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) / / 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 河村 圭(KDDI研) / 高橋 桂太(名大) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) / / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Kei Kawamura(KDDI R&D Labs.) / Keita Takahashi(Nagoya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 重み付き故障カバレージに基づくテストパターン並替えの高速化手法 |
| サブタイトル（和） | |
| タイトル（英） | Fast Test Pattern Reordering Based on Weighted Fault Coverage |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クリティカルエリア / critical area |
| キーワード(2)（和/英） | 重み付き故障カバレージ / weighted fault coverage |
| キーワード(3)（和/英） | ブリッジ故障 / bridge fault |
| キーワード(4)（和/英） | オープン故障 / open fault |
| キーワード(5)（和/英） | テスト生成 / test generation |
| 第 1 著者 氏名（和/英） | 犬山 慎吾 / Shingo Inuyama |
| 第 1 著者 所属（和/英） | 首都大学東京(略称：首都大東京) Tokyo Metropolitan University(略称：Tokyo Metropolitan Univ.) |
| 第 2 著者 氏名（和/英） | 岩崎 一彦 / Kazuhiko Iwasaki |
| 第 2 著者 所属（和/英） | 首都大学東京(略称：首都大東京) Tokyo Metropolitan University(略称：Tokyo Metropolitan Univ.) |
| 第 3 著者 氏名（和/英） | 新井 雅之 / Masayuki Arai |
| 第 3 著者 所属（和/英） | 日本大学(略称：日大) Nihon University(略称：Nihon Univ.) |
| 発表年月日 | 2016-11-30 |
| 資料番号 | VLD2016-61,DC2016-55 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-330,DC-331 |
| ページ範囲 | pp.99-104(VLD), pp.99-104(DC), |
| ページ数 | 6 |
| 発行日 | 2016-11-21 (VLD, DC) |