| 講演名 | 2016-11-28 PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価 梅原 成宏(京都工繊大), 古田 潤(京都工繊大), 小林 和淑(京都工繊大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 集積回路の微細化に伴い，ソフトエラーによる信頼性の低下が問題となっている．近年，SOIやFinFETのような従来と異なる素子が用いられるようになったため，ソフトエラーを評価するためのシミュレーション手法についての検討が必要となってきている．我々はSOIとFinFETの ソフトエラー耐性をPHITS-TCADシミュレーションを用いて評価した．これは核反応計算コードであるPHITSとデバイスシミュレーションで構成される．本稿ではPHITS-TCADシミュレーションにより，28nm FDSOIと22nm FinFETのソフトエラー率の電源電圧依存性の評価，比較を行った．電源電圧が1Vから0.4Vのとき，22nm FinFETのソフトエラー率は28nm FDSOIの10分の1以下となった． |
| 抄録(英) | The impact of soft errors has been serious with process scaling of integrated circuits. Simulation methods for soft errors in FDSOI and FinFET are indispensable. We alalyze the soft error tolerance in 28-nm FDSOI and 22-nm FinFET processes by the PHIT-TCAD simulation system. It consists of two parts, a particle transport simulation by PHITS (Particle and Heavy Ion Transport code System) and device simulations. We investigate the soft error rates on 28-nm FDSOI and 22-nm FinFET by the PHITS-TCAD simulation. The soft error tolerance in 22-nm FinFET is 10 times or more stronger than that in 28-nm FDSOI in supply voltages from 1V to 0.4V. |
| キーワード(和) | ソフトエラー / FDSOI / FinFET / TCAD / PHITS |
| キーワード(英) | Soft Error / FDSOI / FinFET / TCAD / PHITS |
| 資料番号 | VLD2016-50,DC2016-44 |
| 発行日 | 2016-11-21 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE |
|---|---|
| 開催期間 | 2016/11/28(から3日開催) |
| 開催地（和） | 立命館大学大阪いばらきキャンパス |
| 開催地（英） | Ritsumeikan University, Osaka Ibaraki Campus |
| テーマ（和） | デザインガイア2016 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2016 -New Field of VLSI Design- |
| 委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 野毛 悟(沼津高専) / 藤島 実(広島大) / 高村 誠之(NTT) |
| 委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Satoru Noge(Numazu National College of Tech.) / Minoru Fujishima(Hiroshima Univ.) / Seishi Takamura(NTT) |
| 副委員長氏名（和） | 越智 裕之(立命館大) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 市ヶ谷 敦郎(NHK) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Atsuro Ichigaya(NHK) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) / 吉村 正義(京都産大) / 金子 晴彦(東工大) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山口 佳樹(筑波大) / 谷川 一哉(広島市大) / 小舘 淳一(NTT) / 岩田 展幸(日大) / 吉田 毅(広島大) / 高宮 真(東大) / 坂東 幸浩(NTT) / 宮田 高道(千葉工大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Kazuya Tanigawa(Hiroshima City Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Yukihiro Bandoh(NTT) / Takamichi Miyata(Chiba Inst. of Tech.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) / / 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) / 三好 健文(イーツリーズ・ジャパン) / 小林 悠記(NEC) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 河村 圭(KDDI研) / 高橋 桂太(名大) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) / / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) / Takefumi Miyoshi(e-trees.Japan) / Yuuki Kobayashi(NEC) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Kei Kawamura(KDDI R&D Labs.) / Keita Takahashi(Nagoya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PHITS-TCADシミュレーションによるFinFETとFDSOIのソフトエラー耐性の評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Soft Error Hardness of FinFET and FDSOI Processes by the PHITS-TCAD Simulation System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ソフトエラー / Soft Error |
| キーワード(2)（和/英） | FDSOI / FDSOI |
| キーワード(3)（和/英） | FinFET / FinFET |
| キーワード(4)（和/英） | TCAD / TCAD |
| キーワード(5)（和/英） | PHITS / PHITS |
| 第 1 著者 氏名（和/英） | 梅原 成宏 / Shigehiro Umehara |
| 第 1 著者 所属（和/英） | 京都工芸繊維大学(略称：京都工繊大) Kyoto Institute of Technology(略称：KIT) |
| 第 2 著者 氏名（和/英） | 古田 潤 / Jun Furuta |
| 第 2 著者 所属（和/英） | 京都工芸繊維大学(略称：京都工繊大) Kyoto Institute of Technology(略称：KIT) |
| 第 3 著者 氏名（和/英） | 小林 和淑 / Kazutoshi Kobayashi |
| 第 3 著者 所属（和/英） | 京都工芸繊維大学(略称：京都工繊大) Kyoto Institute of Technology(略称：KIT) |
| 発表年月日 | 2016-11-28 |
| 資料番号 | VLD2016-50,DC2016-44 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | VLD-330,DC-331 |
| ページ範囲 | pp.37-41(VLD), pp.37-41(DC), |
| ページ数 | 5 |
| 発行日 | 2016-11-21 (VLD, DC) |