講演名 2016-10-21
Interleaver/Deinterleaver-less Implementation of an Interference Cancellation in Low Latency for IDMA Systems
トラン ティ タオ グエン(九工大), レオナルド ラナンテ(九工大), 長尾 勇平(九工大), 黒崎 正行(九工大), 尾知 博(九工大), 吉澤 真吾(北見工大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英) This paper proposes a novel architecture for IDMA receiver with low latency and high throughput for the uplink multi-user system. The throughput can be improved double to the conventional while the hardware complexity remains unchanged. To achieve this, the proposed system utilizes a novel architecture that uses the interleaver/de-interleaver-less to minimize the latency of the interference canceller in IDMA receiver. In the conventional architecture, the IDMA receiver sequentially handles the de-interleaver, interleaver, de-spreading and spreading that cause a high latency. The proposed architecture can perform these sequential processes at the same period that reduces half of the interleaving operation cycles.
キーワード(和)
キーワード(英) IDMA systemNOMAlow latencydeinterleaver-less architecturehigh throughputlow complexity
資料番号 RCS2016-180
発行日 2016-10-13 (RCS)

研究会情報
研究会 RCS
開催期間 2016/10/20(から2日開催)
開催地(和) YRP(横須賀)
開催地(英) YRP (Yokosuka)
テーマ(和) 無線通信方式,無線通信システム,標準化,将来システムおよび一般
テーマ(英) Wireless Communication Schemes, Wireless Communication Systems, Wireless Standards, Future Wireless Systems, etc.
委員長氏名(和) 村田 英一(京大)
委員長氏名(英) Hidekazu Murata(Kyoto Univ.)
副委員長氏名(和) 田野 哲(岡山大) / 眞田 幸俊(慶大) / 福田 英輔(富士通研)
副委員長氏名(英) Satoshi Denno(Okayama Univ.) / Yukitoshi Sanada(Keio Univ.) / Eisuke Fukuda(Fujitsu Labs.)
幹事氏名(和) 旦代 智哉(東芝) / 須山 聡(NTTドコモ)
幹事氏名(英) Tomoya Tandai(Toshiba) / Satoshi Suyama(NTT DoCoMo)
幹事補佐氏名(和) 山本 哲矢(パナソニック) / 西村 寿彦(北大) / 石原 浩一(NTT) / 村岡 一志(NEC) / 衣斐 信介(阪大)
幹事補佐氏名(英) Tetsuya Yamamoto(Panasonic) / Toshihiko Nishimura(Hokkaido Univ.) / Koichi Ishihara(NTT) / Kazushi Muraoka(NEC) / Shinsuke Ibi(Osaka Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Radio Communication Systems
本文の言語 ENG
タイトル(和)
サブタイトル(和)
タイトル(英) Interleaver/Deinterleaver-less Implementation of an Interference Cancellation in Low Latency for IDMA Systems
サブタイトル(和)
キーワード(1)(和/英) / IDMA systemNOMAlow latencydeinterleaver-less architecturehigh throughputlow complexity
第 1 著者 氏名(和/英) トラン ティ タオ グエン / Tran Thi Thao Nguyen
第 1 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
第 2 著者 氏名(和/英) レオナルド ラナンテ / Leonardo Lanante
第 2 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
第 3 著者 氏名(和/英) 長尾 勇平 / Yuhei Nagao
第 3 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
第 4 著者 氏名(和/英) 黒崎 正行 / Masayuki Kurosaki
第 4 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
第 5 著者 氏名(和/英) 尾知 博 / Hiroshi Ochi
第 5 著者 所属(和/英) 九州工業大学(略称:九工大)
Kyushu Institute of Technology(略称:Kyutech)
第 6 著者 氏名(和/英) 吉澤 真吾 / Shingo Yoshizawa
第 6 著者 所属(和/英) 北見工業大学(略称:北見工大)
Kitami Institute of Technology(略称:Kitami Inst. of. Tech.)
発表年月日 2016-10-21
資料番号 RCS2016-180
巻番号(vol) vol.116
号番号(no) RCS-257
ページ範囲 pp.149-154(RCS),
ページ数 6
発行日 2016-10-13 (RCS)