| 講演名 | 2016-08-03 負性容量によるトンネルFETの性能向上に関する検討 小林 正治(東大), チャン キュンミン(東大), 上山 望(東大), 平本 俊郎(東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | センサーネットワークを構成するIoTデバイスには，エナジーハーベスティング技術を利用して超低電圧・超低消費電力で動作する，エネルギー効率の高い新しいトランジスタが望まれている．本稿では，これまで別個に検討されてきたトンネルFET(TFET)と負性容量FET(NCFET)の特徴を組み合わせた負性容量トンネルFET(NCTFET)を提案する。NCTFETではTFETのバンド間トンネルが強誘電性ゲート絶縁膜の負性容量効果によって増強する。その結果サブスレショルド係数が大幅に向上し、エネルギー効率が従来MOSFETやTFETに比べて10倍以上向上することを明らかにした。NCTFETはIoT技術のための新しいCMOSプラットフォーム技術として期待される． |
| 抄録(英) | IoT devices in a sensor network require a new energy-efficient transistor which operates at ultralow voltage and power employing energy-harvesting techniques. In this paper, we propose a new steep slope transistor by combining the feature of tunnel FET(TFET) and negative capacitance FET(NCFET) which have been independently studied so far. In NCTFET, band-to-band tunneling in TFET can be enhanced by negative capacitance effect of ferroelectric gate insulator. This results in improvement of subthreshold slope. The energy efficiency of NCTFET is about 10 times higher than conventional MOSFET and TFET. Therefore, NCTFET is expected to become a new CMOS platform for IoT application. |
| キーワード(和) | トンネルFET / 負性容量FET / 急峻スロープトランジスタ / 強誘電体 |
| キーワード(英) | Tunnel FET / Negative Capacitance FET / steep slope transistor / ferroelectric |
| 資料番号 | SDM2016-68,ICD2016-36 |
| 発行日 | 2016-07-25 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | ICD / SDM / ITE-IST |
|---|---|
| 開催期間 | 2016/8/1(から3日開催) |
| 開催地（和） | 中央電気倶楽部 |
| 開催地（英） | Central Electric Club |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low voltage/low power techniques, novel devices, circuits, and applications |
| 委員長氏名（和） | 藤島 実(広島大) / 国清 辰也(ルネサス エレクトロニクス) / 須川 成利(東北大) |
| 委員長氏名（英） | Minoru Fujishima(Hiroshima Univ.) / Tatsuya Kunikiyo(Renesas) / Shigetoshi Sugawa(Tohoku Univ.) |
| 副委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) / 品田 高宏(東北大) / 浜本 隆之(東京理科大) / 大竹 浩(NHK) |
| 副委員長氏名（英） | Hideto Hidaka(Renesas) / Takahiro Shinada(Tohoku Univ.) / Takayuki Hamamoto(東京理科大) / Hiroshi Ohtake(NHK) |
| 幹事氏名（和） | 吉田 毅(広島大) / 高宮 真(東大) / 黒田 理人(東北大) / 山口 直(ルネサス エレクトロニクス) |
| 幹事氏名（英） | Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Rihito Kuroda(Tohoku Univ.) / Tadashi Yamaguchi(Renesas) |
| 幹事補佐氏名（和） | 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 池田 浩也(静岡大) |
| 幹事補佐氏名（英） | Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Hiroya Ikeda(Shizuoka Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Silicon Device and Materials / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 負性容量によるトンネルFETの性能向上に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | Performance Enhancement of Tunnel FET by Negative Capacitance |
| サブタイトル（和） | |
| キーワード(1)（和/英） | トンネルFET / Tunnel FET |
| キーワード(2)（和/英） | 負性容量FET / Negative Capacitance FET |
| キーワード(3)（和/英） | 急峻スロープトランジスタ / steep slope transistor |
| キーワード(4)（和/英） | 強誘電体 / ferroelectric |
| 第 1 著者 氏名（和/英） | 小林 正治 / Masaharu Kobayashi |
| 第 1 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 第 2 著者 氏名（和/英） | チャン キュンミン / Kyungmin Jang |
| 第 2 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 第 3 著者 氏名（和/英） | 上山 望 / Nozomu Ueyama |
| 第 3 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 第 4 著者 氏名（和/英） | 平本 俊郎 / Toshiro Hiramoto |
| 第 4 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 発表年月日 | 2016-08-03 |
| 資料番号 | SDM2016-68,ICD2016-36 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | SDM-172,ICD-173 |
| ページ範囲 | pp.127-130(SDM), pp.127-130(ICD), |
| ページ数 | 4 |
| 発行日 | 2016-07-25 (SDM, ICD) |