| 講演名 | 2016-08-03 ボディ電圧1V以下ドレイン電圧0.1Vで急峻なSSを持つPN-Body Tied SOI FET 吉田 貴大(金沢工大), 井田 次郎(金沢工大), 堀井 隆史(金沢工大), 沖原 将生(ラピス), 新井 康夫(高エネルギー加速器研究機構), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | PN-Body Tied SOI FETのBody Tied部のN層の濃度を濃いN+層から薄いN-層に見直すことで、ボディ電圧1V以下ドレイン電圧0.1Vで急峻なサブスレッショルド特性（Subthreshold Slope :SS）が出ることを確認した．また，シミュレーションでもN層濃度の違いにより急峻なSS特性が出るボディ電圧の差を再現できた。さらに、シミュレーション解析によりN+層、N-層を使う場合、急峻なSS特性を発生させるには、最適な幅があることが分かった． |
| 抄録(英) | We have found out that the super steep Subthreshold Slope (SS) of the PN-body tied SOI FET appeared with the body voltage of below 1V. and the drain voltage of 0.1V when the N layer of the body tied region changes from the N+ to the N- . Device simulations reproduced the difference of the necessity body voltage on appearance of the super steep SS between the N+ and the N-. In addition, results of simulation show the optimized width of N layer with both the N+ and the N-. |
| キーワード(和) | SS / SOI MOSFET / BIP |
| キーワード(英) | SS / SOI MOSFET / BIP |
| 資料番号 | SDM2016-66,ICD2016-34 |
| 発行日 | 2016-07-25 (SDM, ICD) |
| 研究会情報 | |
| 研究会 | ICD / SDM / ITE-IST |
|---|---|
| 開催期間 | 2016/8/1(から3日開催) |
| 開催地（和） | 中央電気倶楽部 |
| 開催地（英） | Central Electric Club |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧/低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low voltage/low power techniques, novel devices, circuits, and applications |
| 委員長氏名（和） | 藤島 実(広島大) / 国清 辰也(ルネサス エレクトロニクス) / 須川 成利(東北大) |
| 委員長氏名（英） | Minoru Fujishima(Hiroshima Univ.) / Tatsuya Kunikiyo(Renesas) / Shigetoshi Sugawa(Tohoku Univ.) |
| 副委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) / 品田 高宏(東北大) / 浜本 隆之(東京理科大) / 大竹 浩(NHK) |
| 副委員長氏名（英） | Hideto Hidaka(Renesas) / Takahiro Shinada(Tohoku Univ.) / Takayuki Hamamoto(東京理科大) / Hiroshi Ohtake(NHK) |
| 幹事氏名（和） | 吉田 毅(広島大) / 高宮 真(東大) / 黒田 理人(東北大) / 山口 直(ルネサス エレクトロニクス) |
| 幹事氏名（英） | Takeshi Yoshida(Hiroshima Univ.) / Makoto Takamiya(Univ. of Tokyo) / Rihito Kuroda(Tohoku Univ.) / Tadashi Yamaguchi(Renesas) |
| 幹事補佐氏名（和） | 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 伊藤 浩之(東工大) / 範 公可(電通大) / 池田 浩也(静岡大) |
| 幹事補佐氏名（英） | Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Hiroya Ikeda(Shizuoka Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices / Technical Committee on Silicon Device and Materials / Technical Group on Information Sensing Technologies |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ボディ電圧1V以下ドレイン電圧0.1Vで急峻なSSを持つPN-Body Tied SOI FET |
| サブタイトル（和） | |
| タイトル（英） | PN-Body Tied Super Steep SS FET with Body Bias below 1V and Drain Bias 0.1V |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SS / SS |
| キーワード(2)（和/英） | SOI MOSFET / SOI MOSFET |
| キーワード(3)（和/英） | BIP / BIP |
| 第 1 著者 氏名（和/英） | 吉田 貴大 / Takahiro Yoshida |
| 第 1 著者 所属（和/英） | 金沢工業大学(略称：金沢工大) Kanazawa Institute of Technology(略称：KIT) |
| 第 2 著者 氏名（和/英） | 井田 次郎 / Jiro Ida |
| 第 2 著者 所属（和/英） | 金沢工業大学(略称：金沢工大) Kanazawa Institute of Technology(略称：KIT) |
| 第 3 著者 氏名（和/英） | 堀井 隆史 / Takashi Horii |
| 第 3 著者 所属（和/英） | 金沢工業大学(略称：金沢工大) Kanazawa Institute of Technology(略称：KIT) |
| 第 4 著者 氏名（和/英） | 沖原 将生 / Masao Okihara |
| 第 4 著者 所属（和/英） | ラピスセミコンダクタ株式会社(略称：ラピス) LAPIS Semiconductor(略称：Lapis) |
| 第 5 著者 氏名（和/英） | 新井 康夫 / Yasuo Arai |
| 第 5 著者 所属（和/英） | 高エネルギー加速器研究機構(略称：高エネルギー加速器研究機構) High Energy Accelerator Research Organization(略称：KEK) |
| 発表年月日 | 2016-08-03 |
| 資料番号 | SDM2016-66,ICD2016-34 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | SDM-172,ICD-173 |
| ページ範囲 | pp.117-121(SDM), pp.117-121(ICD), |
| ページ数 | 5 |
| 発行日 | 2016-07-25 (SDM, ICD) |