| 講演名 | 2016-08-09 FPGAを用いたFat TreeベースNoCの高速エミュレーション Thiem Van Chu(東工大), 吉瀬 謙二(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Network-on-Chip（NoC）は，メニーコアプロセッサのチップ内インターコネクションネットワークとして用いられるようになった．新たなNoCを研究開発するには，正確かつ高速なシミュレーション環境が必要となる．しかし，従来のソフトウェアシミュレータは，数百から数千個のノードから構成されるNoCのようにシミュレーション規模が大きい場合，速度が非常に遅くなり，現実的な時間でシミュレーションを行うことが困難である．そのため，最近では，FPGAベースの高速NoCエミュレータが注目されている．既存FPGAベースNoCエミュレータのほとんどは，1,000ノード以下の2次元メッシュNoCしかサポートしておらず，比較的単純なNoCモデルを採用しているが，従来のソフトウェアシミュレータよりも数百倍までの速度向上を達成している．本稿では，単一のFPGAを用いて最大数千ノードまでのfat treeベースNoCの挙動を，サイクルレベルで高速にエミュレーションするための手法を提案する．評価では，4,096コア及び6,144ルータから構成されるfat treeベースNoCを単一のVirtex-7 FPGAでエミュレーションできることを示す．提案システムは，NoC研究で広く使われているソフトウェアシミュレータBookSimと比較して，精度を維持したまま，232倍高速である． |
| 抄録(英) | |
| キーワード(和) | エミュレーション / FPGA / Network-on-Chip |
| キーワード(英) | |
| 資料番号 | CPSY2016-24 |
| 発行日 | 2016-08-01 (CPSY) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2016/8/8(から3日開催) |
| 開催地（和） | キッセイ文化ホール（松本） |
| 開催地（英） | Kissei-Bunka-Hall (Matsumoto) |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 井上 美智子(奈良先端大) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Michiko Inoue(NAIST) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 福本 聡(首都大東京) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 吉村 正義(京都産大) / 金子 晴彦(東工大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) |
| 幹事補佐氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) |
| 幹事補佐氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いたFat TreeベースNoCの高速エミュレーション |
| サブタイトル（和） | |
| タイトル（英） | A Fast Emulation System for Fat-Tree-Based Network-on-Chips |
| サブタイトル（和） | |
| キーワード(1)（和/英） | エミュレーション |
| キーワード(2)（和/英） | FPGA |
| キーワード(3)（和/英） | Network-on-Chip |
| 第 1 著者 氏名（和/英） | Thiem Van Chu / Thiem Van Chu |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 吉瀬 謙二 / Kenji Kise |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2016-08-09 |
| 資料番号 | CPSY2016-24 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | CPSY-177 |
| ページ範囲 | pp.161-166(CPSY), |
| ページ数 | 6 |
| 発行日 | 2016-08-01 (CPSY) |