| 講演名 | 2016-08-09 キャッシュの分割領域の動的管理による高速化 刀根 舞歌(三重大), 佐々木 敬泰(三重大), 深澤 祐樹(三重大), 近藤 利夫(三重大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | パソコンやスマートフォンのプロセッサは，高性能化が求められている．しかしながら，高速化手法の一つであるマルチコア化は，シングルコアに比べてメモリアクセス数が増加する．そのため，キャッシュに負担がかかりコアの性能を十分に引き出せない可能性がある．そこで，本稿ではキャッシュを高効率化してプロセッサの高性能化をはかる．キャッシュの高性能化手法にキャッシュ・パーティショニングがある．この手法はコアに必要な分だけウェイを割り当て，性能向上をはかる手法であるが，最適な割り当てができない，またプロセッサ間でデータを共有できないという問題がある．そこで本稿では，より細かい単位で割り当てやデータ共有が可能であるセル・アロケーションキャッシュを提案する．セル・アロケーションキャッシュをシミュレータに実装し，評価を行った．その結果，通常キャッシュの比較して，一部のベンチマークでは実行サイクル数が0.92％，ミス率が0.43％低減した． |
| 抄録(英) | Today, multi-core processor is widely used to improve performance of a processor. However, memory access frequency of multi-core processor is larger than that of single-core processor. Therefore, a cache system for multi-core processor may degrade system performance. There are many studies to improve cache, and cache partitioning is one of the representatives. It allocates ways to cores efficiently, but cannot allocate optimally for shared data. This paper proposes a new method, cell-allocation cache. Compared with a normal cache, on some benchmark programs, the proposed method reduces 0.92% and 0.43% of execution time and cache miss rate, respectively. |
| キーワード(和) | キャッシュ / 高速化 / マルチコア / 領域分割 |
| キーワード(英) | Cache / High Performance / Multi-core / Area Division |
| 資料番号 | CPSY2016-19 |
| 発行日 | 2016-08-01 (CPSY) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2016/8/8(から3日開催) |
| 開催地（和） | キッセイ文化ホール（松本） |
| 開催地（英） | Kissei-Bunka-Hall (Matsumoto) |
| テーマ（和） | 並列／分散／協調とディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Parallel, Distributed and Cooperative Processing |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 井上 美智子(奈良先端大) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Michiko Inoue(NAIST) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 福本 聡(首都大東京) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 吉村 正義(京都産大) / 金子 晴彦(東工大) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) |
| 幹事補佐氏名（和） | 大川 猛(宇都宮大) / 高前田 伸也(奈良先端大) |
| 幹事補佐氏名（英） | Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(NAIST) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | キャッシュの分割領域の動的管理による高速化 |
| サブタイトル（和） | |
| タイトル（英） | High Performance of Cache by Dynamic Control to Area Division |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャッシュ / Cache |
| キーワード(2)（和/英） | 高速化 / High Performance |
| キーワード(3)（和/英） | マルチコア / Multi-core |
| キーワード(4)（和/英） | 領域分割 / Area Division |
| 第 1 著者 氏名（和/英） | 刀根 舞歌 / Maika Tone |
| 第 1 著者 所属（和/英） | 三重大学(略称：三重大) Mie University(略称：Mie Univ.) |
| 第 2 著者 氏名（和/英） | 佐々木 敬泰 / Takahiro Sasaki |
| 第 2 著者 所属（和/英） | 三重大学(略称：三重大) Mie University(略称：Mie Univ.) |
| 第 3 著者 氏名（和/英） | 深澤 祐樹 / Yuki Fukazawa |
| 第 3 著者 所属（和/英） | 三重大学(略称：三重大) Mie University(略称：Mie Univ.) |
| 第 4 著者 氏名（和/英） | 近藤 利夫 / Toshio Kondo |
| 第 4 著者 所属（和/英） | 三重大学(略称：三重大) Mie University(略称：Mie Univ.) |
| 発表年月日 | 2016-08-09 |
| 資料番号 | CPSY2016-19 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | CPSY-177 |
| ページ範囲 | pp.119-124(CPSY), |
| ページ数 | 6 |
| 発行日 | 2016-08-01 (CPSY) |