講演名 2016-06-17
実時間オプティカルフロー推定プロセッサのFPGA実装
鈴木 悠(日大), 伊藤 雅人(日大), 神田 哲志(日大), 松村 哲哉(日大), 今村 幸祐(金沢大), 松田 吉雄(金沢大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 実時間オプティカルフロープロセッサを1チップのFPGAに実装した.このプロセッサは新規手法として,逆数演算手法の改善,階層別加速パラメータの導入,初期値生成手法の変更および画素境界面におけるオーバーラップ画素数の最適化の4種の新規手法を導入し,従来の階層オプティカルフロープロセッサに比較して,演算量を低減しつつフロー検出精度を改善した.さらにこのプロセッサのアーキテクチャにパイプラインを適用することで,回路規模およびスループットを改善したハードウェアを設計した.その結果,著者らが以前提案したプロセッサに比べ,計算部の回路規模を8%,全体のメモリ量を16%削減できた,FPGA1チップでWXGA 30-fpsを175.5MHzで実時間処理可能なプロセッサを実現した.
抄録(英) A real-time optical flow processor has been implemented using single FPGA chip. By introducing four effective methods, modified newton’s method, hierarchical SOR method, modified initial flow generation method, and optimization of overlap pixels, both reducing the hardware amount and improving the flow accuracy are accomplished. Also by introducing the pipeline structure to this processor, high through-put hardware implementation can be realized. Total LC amount and memory capacity of this processor are reduced about 8% and 16% respectively compared to previous our HOE processor. This processor performs WXGA 30-fps at 175.5MHz real-time optical flow processing with single FPGA.
キーワード(和) オプティカルフロー / HOE / ニュートン法 / SOR法 / プロセッサ
キーワード(英) Optical flow / HOE / Newton's method / SOR method / Processor
資料番号 CAS2016-21,VLD2016-27,SIP2016-55,MSS2016-21
発行日 2016-06-09 (CAS, VLD, SIP, MSS)

研究会情報
研究会 VLD / CAS / MSS / SIP
開催期間 2016/6/16(から2日開催)
開催地(和) 弘前市立観光館
開催地(英) Hirosaki Shiritsu Kanko-kan
テーマ(和) システムと信号処理および一般
テーマ(英) System, signal processing and related topics
委員長氏名(和) 竹中 崇(NEC) / 高橋 俊彦(新潟大) / 山根 智(金沢大) / 中静 真(千葉工大)
委員長氏名(英) Takashi Takenana(NEC) / Toshihiko Takahashi(Niigata Univ.) / Satoshi Yamane(Kanazawa Univ.) / Makoto Nakashizuka(Chiba Inst. of Tech.)
副委員長氏名(和) 越智 裕之(立命館大) / 平木 充(ルネサス エレクトロニクス) / 名嘉村 盛和(琉球大) / 奥田 正浩(北九州市大) / 村松 正吾(新潟大)
副委員長氏名(英) Hiroyuki Ochi(Ritsumeikan Univ.) / Mitsuru Hiraki(Renesas) / Morikazu Nakamura(Univ. of Ryukyus) / Masahiro Okuda(Univ. of Kitakyushu) / Shogo Muramatsu(Niigata Univ.)
幹事氏名(和) 福田 大輔(富士通研) / 永山 忍(広島市大) / 越田 俊介(東北大) / 山口 基(ルネサスシステムデザイン) / 中田 充(山口大) / 豊嶋 伊知郎(東芝) / 平林 晃(立命館大) / 宮田 高道(千葉工大)
幹事氏名(英) Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Shunsuke Koshita(Tohoku Univ.) / Motoi Yamaguchi(Renesas) / Mitsuru Nakata(Yamaguchi Univ.) / Ichiro Toyoshima(Toshiba) / Akira Hirabayashi(Ritsumeikan Univ.) / Takamichi Miyata(Chiba Inst. of Tech.)
幹事補佐氏名(和) Parizy Matthieu(富士通研) / 橘 俊宏(湘南工科大) / 中村 洋平(日立) / 金城 秀樹(沖縄大) / 渡邊 修(拓殖大)
幹事補佐氏名(英) Parizy Matthieu(Fujitsu Labs.) / Toshihiro Tachibana(Shonan Inst. of Tech.) / Yohei Nakamura(Hitachi) / Hideki Kinjo(Okinawa Univ.) / Osamu Watanabe(Takushoku Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Circuits and Systems / Technical Committee on Mathematical Systems Science and its applications / Technical Committee on Signal Processing
本文の言語 JPN
タイトル(和) 実時間オプティカルフロー推定プロセッサのFPGA実装
サブタイトル(和)
タイトル(英) An FPGA Implementation of Real-time Optical Flow Estimation Processor
サブタイトル(和)
キーワード(1)(和/英) オプティカルフロー / Optical flow
キーワード(2)(和/英) HOE / HOE
キーワード(3)(和/英) ニュートン法 / Newton's method
キーワード(4)(和/英) SOR法 / SOR method
キーワード(5)(和/英) プロセッサ / Processor
第 1 著者 氏名(和/英) 鈴木 悠 / Yu Suzuki
第 1 著者 所属(和/英) 日本大学(略称:日大)
Nihon University(略称:Nihon Univ.)
第 2 著者 氏名(和/英) 伊藤 雅人 / Masato Ito
第 2 著者 所属(和/英) 日本大学(略称:日大)
Nihon University(略称:Nihon Univ.)
第 3 著者 氏名(和/英) 神田 哲志 / Satoshi Kanda
第 3 著者 所属(和/英) 日本大学(略称:日大)
Nihon University(略称:Nihon Univ.)
第 4 著者 氏名(和/英) 松村 哲哉 / Tetsuya Matsumura
第 4 著者 所属(和/英) 日本大学(略称:日大)
Nihon University(略称:Nihon Univ.)
第 5 著者 氏名(和/英) 今村 幸祐 / Kousuke Imamura
第 5 著者 所属(和/英) 金沢大学(略称:金沢大)
Kanazawa University(略称:Kanazawa Univ.)
第 6 著者 氏名(和/英) 松田 吉雄 / Yoshio Matsuda
第 6 著者 所属(和/英) 金沢大学(略称:金沢大)
Kanazawa University(略称:Kanazawa Univ.)
発表年月日 2016-06-17
資料番号 CAS2016-21,VLD2016-27,SIP2016-55,MSS2016-21
巻番号(vol) vol.116
号番号(no) CAS-93,VLD-94,SIP-95,MSS-96
ページ範囲 pp.115-120(CAS), pp.115-120(VLD), pp.115-120(SIP), pp.115-120(MSS),
ページ数 6
発行日 2016-06-09 (CAS, VLD, SIP, MSS)