| 講演名 | 2016-06-17 マルチソースバッファを用いた積層チップのクロック分配方法 新岡 七奈子(弘前大), 今井 雅(弘前大), 古見 薫(弘前大), 黒川 敦(弘前大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本報告では，マルチソースバッファを用いたクロック分配網（MSB CDN）により，積層チップ間のクロックスキューを抑制する方法を提示する．クロック信号を必要とする複数のチップへ信号を送る際に，それぞれのチップにほぼ同時に信号が到着するように，クロックソースを配置するメインチップから各チップ用のソースバッファを調整することによって実現する．この方法の最大の特長は，各チップが同じ仕様のレシーバでクロックを受けることで，現在二次元集積回路で主流なバッファ付きクロックツリー合成（CTS）を三次元集積回路の各チップまでの到着時間差を考慮せずに，各チップ単体でCTSを行うことができることである．回路シミュレーションにより，その有効性を示す． |
| 抄録(英) | In this report, we present a method to reduce clock skew among stacked chips by a clock distribution network with multiple source buffers (MSB CDN). The propagation delays to all chips that need a clock signal are tuned only in the chip with a clock source. The adjustment is done in accordance with the size and number of buffers. Receivers in the same conditions are placed on each chip. The output signals of the receivers are subjected to waveform shaping. In this way, the delays and slews are unified. The proposed method has the advantage that all the chips except for the chip with a clock source can be designed by using a conventional method such as buffered clock tree synthesis (CTS). The experimental results demonstrate that the proposed method can reduce clock skew. |
| キーワード(和) | クロック分配網 / 三次元集積回路 / クロックスキュー / 貫通シリコンビア |
| キーワード(英) | Clock Distribution Network (CDN) / 3D IC / Clock Skew / Through Silicon Vias (TSVs) |
| 資料番号 | CAS2016-31,VLD2016-37,SIP2016-65,MSS2016-31 |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) |
| 研究会情報 | |
| 研究会 | VLD / CAS / MSS / SIP |
|---|---|
| 開催期間 | 2016/6/16(から2日開催) |
| 開催地（和） | 弘前市立観光館 |
| 開催地（英） | Hirosaki Shiritsu Kanko-kan |
| テーマ（和） | システムと信号処理および一般 |
| テーマ（英） | System, signal processing and related topics |
| 委員長氏名（和） | 竹中 崇(NEC) / 高橋 俊彦(新潟大) / 山根 智(金沢大) / 中静 真(千葉工大) |
| 委員長氏名（英） | Takashi Takenana(NEC) / Toshihiko Takahashi(Niigata Univ.) / Satoshi Yamane(Kanazawa Univ.) / Makoto Nakashizuka(Chiba Inst. of Tech.) |
| 副委員長氏名（和） | 越智 裕之(立命館大) / 平木 充(ルネサス エレクトロニクス) / 名嘉村 盛和(琉球大) / 奥田 正浩(北九州市大) / 村松 正吾(新潟大) |
| 副委員長氏名（英） | Hiroyuki Ochi(Ritsumeikan Univ.) / Mitsuru Hiraki(Renesas) / Morikazu Nakamura(Univ. of Ryukyus) / Masahiro Okuda(Univ. of Kitakyushu) / Shogo Muramatsu(Niigata Univ.) |
| 幹事氏名（和） | 福田 大輔(富士通研) / 永山 忍(広島市大) / 越田 俊介(東北大) / 山口 基(ルネサスシステムデザイン) / 中田 充(山口大) / 豊嶋 伊知郎(東芝) / 平林 晃(立命館大) / 宮田 高道(千葉工大) |
| 幹事氏名（英） | Daisuke Fukuda(Fujitsu Labs.) / Shinobu Nagayama(Hiroshima City Univ.) / Shunsuke Koshita(Tohoku Univ.) / Motoi Yamaguchi(Renesas) / Mitsuru Nakata(Yamaguchi Univ.) / Ichiro Toyoshima(Toshiba) / Akira Hirabayashi(Ritsumeikan Univ.) / Takamichi Miyata(Chiba Inst. of Tech.) |
| 幹事補佐氏名（和） | Parizy Matthieu(富士通研) / 橘 俊宏(湘南工科大) / 中村 洋平(日立) / 金城 秀樹(沖縄大) / 渡邊 修(拓殖大) |
| 幹事補佐氏名（英） | Parizy Matthieu(Fujitsu Labs.) / Toshihiro Tachibana(Shonan Inst. of Tech.) / Yohei Nakamura(Hitachi) / Hideki Kinjo(Okinawa Univ.) / Osamu Watanabe(Takushoku Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Circuits and Systems / Technical Committee on Mathematical Systems Science and its applications / Technical Committee on Signal Processing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | マルチソースバッファを用いた積層チップのクロック分配方法 |
| サブタイトル（和） | |
| タイトル（英） | Clock Distribution Network with Multiple Source Buffers for Stacked Chips |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クロック分配網 / Clock Distribution Network (CDN) |
| キーワード(2)（和/英） | 三次元集積回路 / 3D IC |
| キーワード(3)（和/英） | クロックスキュー / Clock Skew |
| キーワード(4)（和/英） | 貫通シリコンビア / Through Silicon Vias (TSVs) |
| 第 1 著者 氏名（和/英） | 新岡 七奈子 / Nanako Niioka |
| 第 1 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 第 2 著者 氏名（和/英） | 今井 雅 / Masashi Imai |
| 第 2 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 第 3 著者 氏名（和/英） | 古見 薫 / Kaoru Furumi |
| 第 3 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 第 4 著者 氏名（和/英） | 黒川 敦 / Atsushi Kurokawa |
| 第 4 著者 所属（和/英） | 弘前大学(略称：弘前大) Hirosaki University(略称：Hirosaki Univ.) |
| 発表年月日 | 2016-06-17 |
| 資料番号 | CAS2016-31,VLD2016-37,SIP2016-65,MSS2016-31 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | CAS-93,VLD-94,SIP-95,MSS-96 |
| ページ範囲 | pp.167-172(CAS), pp.167-172(VLD), pp.167-172(SIP), pp.167-172(MSS), |
| ページ数 | 6 |
| 発行日 | 2016-06-09 (CAS, VLD, SIP, MSS) |