講演名 2016-05-20
III-V/Siヘテロエピタキシーのための界面制御
山根 啓輔(豊橋技科大), 関口 寛人(豊橋技科大), 岡田 浩(豊橋技科大), 若原 昭浩(豊橋技科大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では、GaP/SiヘテロエピタキシーのためのSi基板上第一原子層の形成行程に着目し、Si基板の表面状態とGaP成長層に生じるアンチフェーズドメインとの関係を明らかにする。成長開始前、Si微傾斜基板にP2分子線照射を高温(>640°C)にて行うと、Si基板表面にステップバンチングを生じ、基板表面のテラス幅が拡大する。このような表面にGaP層をエピタキシャル成長すると、テラス幅に相当する底辺を持つアンチフェーズドメインが生じ、自己消滅までの膜厚が増加することが明らかになった。従って、P2分子線照射を、基板温度を十分に下げたところで行い、Si基板表面にステップバンチングを生じない温度領域で結晶成長を開始することが重要である.
抄録(英) This paper focuses a formation process of the first atomic layer on Si substrates for GaP/Si heteroepitaxy. It is clarified that surface states of vicinal Si substrates strongly affects a generation of anti-phase domains (APDs) in GaP layers. When P2-molecular-beam was irradiated on vicinal Si substrates at higher temperature (over 640°C), step-bunching with multi-atomic steps occurred, resulting in a formation of wide terraces on the substrate. In the GaP layers grown on a step-bunched Si surfece, relatively large APDs were generated. The terrace-width of the step-bunched Si surface was close to the mean width of the APD-base. Therefore, it is of particular importance that the growth starts at the temperature range that single atomic layer is kept during the P2-molecular-beam irradiation before the growth.
キーワード(和) Si / GaP / アンチフェーズドメイン / ステップバンチング
キーワード(英) Si / GaP / Anti-phase domain / step-bunching
資料番号 ED2016-26,CPM2016-14,SDM2016-31
発行日 2016-05-12 (ED, CPM, SDM)

研究会情報
研究会 CPM / ED / SDM
開催期間 2016/5/19(から2日開催)
開催地(和) 静岡大学 工学部 (浜松キャンパス・総合研究棟)
開催地(英) Shizuoka University, Hamamatsu campus (Joint Research Lab.)
テーマ(和) 結晶成長、評価及びデバイス(化合物、Si、SiGe、電子・光材料)およびその他
テーマ(英) crystal growth、devices characterization , etc.
委員長氏名(和) 野毛 悟(沼津高専) / 前澤 宏一(富山大) / 大野 裕三(筑波大)
委員長氏名(英) Satoru Noge(Numazu National College of Tech.) / Koichi Maezawa(Univ. of Toyama) / Yuzou Oono(Univ. of Tsukuba)
副委員長氏名(和) 廣瀬 文彦(山形大) / 津田 邦男(東芝) / 国清 辰也(ルネサス エレクトロニクス)
副委員長氏名(英) Fumihiko Hirose(Yamagata Univ.) / Kunio Tsuda(Toshiba) / Tatsuya Kunikiyo(Renesas)
幹事氏名(和) 小舘 淳一(NTT) / 岩田 展幸(日大) / 松永 高治(NEC) / 鈴木 寿一(北陸先端大) / 黒田 理人(東北大)
幹事氏名(英) Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) / Koji Matsunaga(NEC) / Toshikazu Suzuki(JAIST) / Rihito Kuroda(Tohoku Univ.)
幹事補佐氏名(和) 坂本 尊(NTT) / 中村 雄一(豊橋技科大) / 新井 学(新日本無線) / 東脇 正高(NICT) / 山口 直(ルネサス エレクトロニクス)
幹事補佐氏名(英) Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Manabu Arai(New JRC) / Masataka Higashiwaki(NICT) / Tadashi Yamaguchi(Renesas)

講演論文情報詳細
申込み研究会 Technical Committee on Component Parts and Materials / Technical Committee on Electron Device / Technical Committee on Silicon Device and Materials
本文の言語 JPN
タイトル(和) III-V/Siヘテロエピタキシーのための界面制御
サブタイトル(和)
タイトル(英) Interface control for III-V/Si hetero-epitaxy
サブタイトル(和)
キーワード(1)(和/英) Si / Si
キーワード(2)(和/英) GaP / GaP
キーワード(3)(和/英) アンチフェーズドメイン / Anti-phase domain
キーワード(4)(和/英) ステップバンチング / step-bunching
第 1 著者 氏名(和/英) 山根 啓輔 / Keisuke Yamane
第 1 著者 所属(和/英) 豊橋技術科学大学工学研究科(略称:豊橋技科大)
Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology(略称:Toyohashi Tech.)
第 2 著者 氏名(和/英) 関口 寛人 / Hiroto Sekiguchi
第 2 著者 所属(和/英) 豊橋技術科学大学工学研究科(略称:豊橋技科大)
Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology(略称:Toyohashi Tech.)
第 3 著者 氏名(和/英) 岡田 浩 / Hiroshi Okada
第 3 著者 所属(和/英) 豊橋技術科学大学エレクトロニクス先端融合研究所(略称:豊橋技科大)
Electronics-Inspired Interdisciplinary Research Institute, Toyohashi University of Technology(略称:EIIRIS)
第 4 著者 氏名(和/英) 若原 昭浩 / Akihiro Wakahara
第 4 著者 所属(和/英) 豊橋技術科学大学工学研究科(略称:豊橋技科大)
Department of Electrical and Electronic Information Engineering, Toyohashi University of Technology(略称:Toyohashi Tech.)
発表年月日 2016-05-20
資料番号 ED2016-26,CPM2016-14,SDM2016-31
巻番号(vol) vol.116
号番号(no) ED-48,CPM-49,SDM-50
ページ範囲 pp.61-65(ED), pp.61-65(CPM), pp.61-65(SDM),
ページ数 5
発行日 2016-05-12 (ED, CPM, SDM)