| 講演名 | 2016-05-09 複数の排他制御法を利用した高性能データ構造の構成について 永井 光(東工大), 宮崎 純(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では様々な排他制御法を利用して実装された個々のデータ構造の動的特性と，これらを組み合せたデータ構造の特性との関係を明らかにする．並行プログラミングにおける排他制御法としてロック，Non-Blocking 法，トランザクショナルメモリを利用する方法の三種が存在し，共有メモリ中のデータ構造へのアクセス特性に応じて選択されるが，二つ以上のデータ構造を組み合わせる場合において排他制御法の組み合わせによる影響は明らかでない．本論文ではLeast Recent Used (LRU)アルゴリズムの実装を例に，それを構成するリストとハッシュ表を各排他制御法で実装し，それぞれの動的特性を明らかにした後，排他制御法の組み合せによるLRUの性能の検証を行った． |
| 抄録(英) | This paper shows the relationships between the features of individual fundamental concurrent data structures with several synchronization techniques and those of composite structures by combining these fundamental ones. Locking, non-blocking algorithms, and transactional memory are well-known as synchronization techniques for multithread programing. When implementing a shared data structure, one of these techniques needs to be properly selected based on its feature. However, it is not clear how composite concurrent data structures with multiple synchronization techniques affect the overall performance. In thispaper, we conducted a performance study, using the Least Recent Used algorithm which is composed by all possible combinations of singlylinked lists and hash tables, each of which is implemented by threesynchronization techniques, as a case study. |
| キーワード(和) | 並行プログラミング / 排他制御 / ハードウェアトランザクショナル / 性能評価 |
| キーワード(英) | Multithread Programing / Synchronization Techniques / Hardware Transactional Memory / Performance Evaluation |
| 資料番号 | CPSY2016-5,DC2016-5 |
| 発行日 | 2016-05-02 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-ARC |
|---|---|
| 開催期間 | 2016/5/9(から2日開催) |
| 開催地（和） | 宇奈月 杉乃井ホテル |
| 開催地（英） | Unaduki Suginoi Hotel |
| テーマ（和） | ディペンダブルコンピューティングシステムおよび一般 （春のHotSPA討論会） |
| テーマ（英） | Dependable Computing Systems, etc. (HotSPA: Hot SPring Annual meeting) |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 金川 信康(日立) / 五島 正裕(NII) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Nobuyasu Kanekawa(Hitachi) / Masahiro Goshima(NII) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 井上 美智子(奈良先端大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Michiko Inoue(NAIST) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 小野 貴継(九大) / 津邑 公暁(名工大) / 三輪 忍(電通大) / 山下 浩一郎(富士通研) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Takatsugu Ono(Kyushu Univ.) / Tomoaki Tsumura(Nagoya Institute of Technology) / Shinobu Miwa(The Univ. of Electro-Communications) / Koichiro Yamashita(Fujitsu Lab.) |
| 幹事補佐氏名（和） | 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) |
| 幹事補佐氏名（英） | Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 複数の排他制御法を利用した高性能データ構造の構成について |
| サブタイトル（和） | |
| タイトル（英） | On Building High Performance Data Structures by Multiple Synchronization Techniques |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 並行プログラミング / Multithread Programing |
| キーワード(2)（和/英） | 排他制御 / Synchronization Techniques |
| キーワード(3)（和/英） | ハードウェアトランザクショナル / Hardware Transactional Memory |
| キーワード(4)（和/英） | 性能評価 / Performance Evaluation |
| 第 1 著者 氏名（和/英） | 永井 光 / Hikaru Nagai |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 宮崎 純 / Jun Miyazaki |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2016-05-09 |
| 資料番号 | CPSY2016-5,DC2016-5 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | CPSY-19,DC-20 |
| ページ範囲 | pp.27-32(CPSY), pp.27-32(DC), |
| ページ数 | 6 |
| 発行日 | 2016-05-02 (CPSY, DC) |