講演名 2016-05-19
スケーラブル・ハードウェア機構における信号圧縮による分割回路効率実行
村田 義雄(東京農工大), 吉内 大成(東京農工大), 中條 拓伯(東京農工大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年FPGAを用いたハードウェアアクセラレーションや,高位合成を用いたFPGA開発に注目が集まっている.これらに共通した問題として,設計した回路の規模が増大する傾向にあるということがある.この問題に対応するために,設計した回路を複数FPGA上に分割搭載する回路分割の研究が行われており,我々は独自の分割回路動作方式としてスケーラブル・ハードウェア機構を研究開発してきた.本研究では,スケーラブル・ハードウェア機構の動作速度を向上させるために,分割回路間の信号情報を圧縮し,それによる分割回路全体の性能変化を測定した.その結果,信号情報圧縮を行わない従来の方式に比べ,5.5倍の動作速度向上が見込めることが分かった.
抄録(英)
キーワード(和) FPGA / 回路分割 / 可逆圧縮
キーワード(英) FPGA / circuit partition / lossless compression
資料番号 RECONF2016-8
発行日 2016-05-12 (RECONF)

研究会情報
研究会 RECONF
開催期間 2016/5/19(から2日開催)
開催地(和) 富士通研究所
開催地(英) FUJITSU LAB.
テーマ(和) リコンフィギャラブルシステム、一般
テーマ(英) Reconfigurable Systems, etc.
委員長氏名(和) 渡邊 実(静岡大)
委員長氏名(英) Minoru Watanabe(Shizuoka Univ.)
副委員長氏名(和) 本村 真人(北大) / 柴田 裕一郎(長崎大)
副委員長氏名(英) Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.)
幹事氏名(和) 山田 裕(東芝) / 山口 佳樹(筑波大)
幹事氏名(英) Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba)
幹事補佐氏名(和) 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン)
幹事補佐氏名(英) Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan)

講演論文情報詳細
申込み研究会 Technical Committee on Reconfigurable Systems
本文の言語 JPN
タイトル(和) スケーラブル・ハードウェア機構における信号圧縮による分割回路効率実行
サブタイトル(和)
タイトル(英) Efficiency Execution of Split Circuit in a Scalable Hardware System by Signal Compression
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) 回路分割 / circuit partition
キーワード(3)(和/英) 可逆圧縮 / lossless compression
第 1 著者 氏名(和/英) 村田 義雄 / Yoshio Murata
第 1 著者 所属(和/英) 東京農工大学(略称:東京農工大)
Tokyo University of Agriculture and Technology(略称:TUAT)
第 2 著者 氏名(和/英) 吉内 大成 / Hironari Yoshiuchi
第 2 著者 所属(和/英) 東京農工大学(略称:東京農工大)
Tokyo University of Agriculture and Technology(略称:TUAT)
第 3 著者 氏名(和/英) 中條 拓伯 / Hironori Nakajo
第 3 著者 所属(和/英) 東京農工大学(略称:東京農工大)
Tokyo University of Agriculture and Technology(略称:TUAT)
発表年月日 2016-05-19
資料番号 RECONF2016-8
巻番号(vol) vol.116
号番号(no) RECONF-53
ページ範囲 pp.35-40(RECONF),
ページ数 6
発行日 2016-05-12 (RECONF)