| 講演名 | 2016-05-20 OpenCLを用いた位相限定相関法のためのFPGAアクセラレータの評価 張山 昌論(東北大), 立見 駿介(東北大), 伊藤 康一(東北大), 青木 孝文(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，OpenCLベースの設計ツールを用いた位相限定相関法(Phase-Only Correlation: POC)によるステレオ画像対応付け処理のFPGA実装を提案する．POCによる画像対応付け手法は高精度であるが計算コストが大きいため処理時間と消費電力が問題となる．そこで，画像対応付け処理をFPGA (Field Programmable Gate Array)実装することで問題を解決する．設計を効率よく行うため，OpenCLベースの設計ツールを用いてGPU (Graphics Processing Unit)向けOpenCLコードを再利用する．しかし，FPGAとGPUのアーキテクチャは大きく異なるため，コードの最適化が問題となる．そこで，本稿では，FPGA向け最適化手法について述べる．FPGA実装の結果，GPU実装と同程度の処理速度かつ非常に低消費電力で処理が行えることを示す． |
| 抄録(英) | This paper proposes a Field Programmable Gate Array (FPGA) implementation of the stereo correspondence matching using Phase-Only Correlation (POC). The use of high-accuracy stereo correspondence matching based on POC makes it possible to measure accurate 3D shape of an object using stereo vision. The drawback of the POC-based approach is its high computational cost. To address this problem, we propose an FPGA implementation of the POC- based correspondence matching. To design the accelerator efficiently, the OpenCL-based design tool is used which allows us to reuse the existing code for Graphics Processing Units (GPUs). Although reusing the OpenCL code for GPUs, optimizing the code for FPGAs is a tough problem because the architectures of GPUs and FPGAs are completely different. The major contribution of this paper is to address the optimization technologies of an OpenCL-based FPGA accelerator. The implementation results demonstrate that the FPGA implementation has the almost same speed as well as much higher energy efficiency. |
| キーワード(和) | 画像処理 / 3次元計測 / 位相限定相関 / 対応付け / FPGA |
| キーワード(英) | image processing / three-dimensional measurement / phase-only correlation / correspondence matching / FPGA |
| 資料番号 | RECONF2016-21 |
| 発行日 | 2016-05-12 (RECONF) |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2016/5/19(から2日開催) |
| 開催地（和） | 富士通研究所 |
| 開催地（英） | FUJITSU LAB. |
| テーマ（和） | リコンフィギャラブルシステム、一般 |
| テーマ（英） | Reconfigurable Systems, etc. |
| 委員長氏名（和） | 渡邊 実(静岡大) |
| 委員長氏名（英） | Minoru Watanabe(Shizuoka Univ.) |
| 副委員長氏名（和） | 本村 真人(北大) / 柴田 裕一郎(長崎大) |
| 副委員長氏名（英） | Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) |
| 幹事氏名（和） | 山田 裕(東芝) / 山口 佳樹(筑波大) |
| 幹事氏名（英） | Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) |
| 幹事補佐氏名（和） | 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) |
| 幹事補佐氏名（英） | Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Reconfigurable Systems |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | OpenCLを用いた位相限定相関法のためのFPGAアクセラレータの評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of an OpenCL-Based FPGA Accelerator for Phase-Only Correlation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 画像処理 / image processing |
| キーワード(2)（和/英） | 3次元計測 / three-dimensional measurement |
| キーワード(3)（和/英） | 位相限定相関 / phase-only correlation |
| キーワード(4)（和/英） | 対応付け / correspondence matching |
| キーワード(5)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 張山 昌論 / Masanori Hariyama |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 立見 駿介 / Shunsuke Tatsumi |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 伊藤 康一 / Koichi Ito |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 4 著者 氏名（和/英） | 青木 孝文 / Takafumi Aoki |
| 第 4 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 発表年月日 | 2016-05-20 |
| 資料番号 | RECONF2016-21 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | RECONF-53 |
| ページ範囲 | pp.103-108(RECONF), |
| ページ数 | 6 |
| 発行日 | 2016-05-12 (RECONF) |