| 講演名 | 2016-05-20 OpenCLを用いたFDTD計算向けFPGAプラットフォーム ウィッデヤスーリヤ ハシタ ムトゥマラ(東北大), 張山 昌論(東北大), 大寺 康夫(東北大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，FDTD (finite difference time domain)計算のためのアクセラレータとして，メモリボトルネックの解消を目的とした時間的並列性（パイプライン処理）に基づくアーキテクチャを提案する．提案アーキテクチャをC言語ベースの設計環境であるOpenCLを持ちいて設計し，FPGA上に実装する．OpenCL設計では従来のHDL（ハードウェア記述言語）による設計と比較して，短期間で効率よく設計ができる．性能評価により100GFLOPS以上の性能が得られ，GPUの４倍位以上の高速化が達成できた． |
| 抄録(英) | We propose a FPGA accelerator for FDTD (finite difference time domain) computation based on a pipelined architecture to solve the memory access bottleneck.Proposed architecture is designed using C language based OpenCL software. Compared to HDL (hardware description language) based design, hardware designed time has been reduced dramatically. According to the evaluation, we achieved over 100GFLOPS of processing speed. |
| キーワード(和) | OpenCL for FPGA / FDTD / ステンシル計算 / アクセラレーター |
| キーワード(英) | OpenCL for FPGA, / FDTD / stencil computation / accelerator |
| 資料番号 | EST2016-4 |
| 発行日 | 2016-05-13 (EST) |
| 研究会情報 | |
| 研究会 | EST |
|---|---|
| 開催期間 | 2016/5/20(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | シミュレーション技術、一般 |
| テーマ（英） | Simulation technology, etc. |
| 委員長氏名（和） | 柏 達也(北見工大) |
| 委員長氏名（英） | Tatsuya Kashiwa(Kitami Inst. of Tech.) |
| 副委員長氏名（和） | 木村 秀明(NTT) / 平田 晃正(名工大) / 大貫 進一郎(日大) |
| 副委員長氏名（英） | Hideaki Kimura(NTT) / Akimasa Hirata(Nagoya Inst. of Tech.) / Shinichiro Ohnuki(Nihon Univ.) |
| 幹事氏名（和） | 平野 拓一(東工大) / 辻 寧英(室蘭工大) |
| 幹事氏名（英） | Takuichi Hirano(Tokyo Inst. of Tech.) / Yasuhide Tsuji(Muroran Inst. of Tech.) |
| 幹事補佐氏名（和） | 毛塚 敦(電子航法研) / 田口 健治(北見工大) |
| 幹事補佐氏名（英） | Atsushi Kezuka(ENRI) / Kenji Taguchi(Kitami Inst. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Electronics Simulation Technology |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | OpenCLを用いたFDTD計算向けFPGAプラットフォーム |
| サブタイトル（和） | |
| タイトル（英） | OpenCL-Based FPGA Platform for FDTD Computation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | OpenCL for FPGA / OpenCL for FPGA, |
| キーワード(2)（和/英） | FDTD / FDTD |
| キーワード(3)（和/英） | ステンシル計算 / stencil computation |
| キーワード(4)（和/英） | アクセラレーター / accelerator |
| 第 1 著者 氏名（和/英） | ウィッデヤスーリヤ ハシタ ムトゥマラ / Hasitha Muthumala Waidyasooriya |
| 第 1 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 2 著者 氏名（和/英） | 張山 昌論 / Masanori Hariyama |
| 第 2 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 第 3 著者 氏名（和/英） | 大寺 康夫 / Yasuo Ohtera |
| 第 3 著者 所属（和/英） | 東北大学(略称：東北大) Tohoku University(略称：Tohoku Univ.) |
| 発表年月日 | 2016-05-20 |
| 資料番号 | EST2016-4 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | EST-56 |
| ページ範囲 | pp.17-20(EST), |
| ページ数 | 4 |
| 発行日 | 2016-05-13 (EST) |