| 講演名 | 2016-04-14 ［依頼講演］容量結合データ書込技術を用いた7T-SRAM 高島 大三郎(東芝), 遠藤 真人(東芝), 島崎 一浩(東芝マイクロエレクトロニクス), 齋 学(東芝マイクロエレクトロニクス), 谷野 雅章(東芝情報システム), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文では、容量性結合によるデータ書込技術を用いた7Tr. SRAMについて述べる。従来SRAM固有の電流衝突を引き起こすRead/Write動作を無くす事によりセルノイズマージンを大幅に向上しVddminを0.1V~0.3V向上出来た。不揮発性RAM Page Buffer向け3.3V高耐圧CMOSプロセスで6T-SRAMと同等のセルサイズ8.74um2の64b 7T-SRAMを試作し100%マクロ歩留りと1.6V Vddminで400FIT/MbのSoft Error Rate (SER)を達成した。 |
| 抄録(英) | A 7T-SRAM, in which cell data is written by capacitive coupling, is proposed. The elimination of current-drive in read/write operation solves current-conflict problems. No degradation of noise margin reduces Vddmin by 0.3V~0.1V. A prototype of 64b 7T-SRAM with 8.74um2 cell, comparable to 6T-SRAM, using 24nm 3.3V high-voltage CMOS process has been demonstrated for nonvolatile RAMs (NVRAMs) page buffer application. The 7T-SRAM macro has achieved 100% macro yield and low soft error rate (SER) of 400 FIT/Mb at 1.6V Vddmin, which is equal to |Vtp|+|Vtn| for 0.1uA low standby current. |
| キーワード(和) | スタティックRAM |
| キーワード(英) | Static RAM / SRAM / Capacitive Coupling / Static Noise Margin / SNM / Resistive Memory / Page Buffer |
| 資料番号 | ICD2016-2 |
| 発行日 | 2016-04-07 (ICD) |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2016/4/14(から2日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | メモリ技術と一般 |
| テーマ（英） | |
| 委員長氏名（和） | 藤島 実(広島大) |
| 委員長氏名（英） | Minoru Fujishima(Hiroshima Univ.) |
| 副委員長氏名（和） | 日高 秀人(ルネサス エレクトロニクス) |
| 副委員長氏名（英） | Hideto Hidaka(Renesas) |
| 幹事氏名（和） | 吉田 毅(広島大) |
| 幹事氏名（英） | Takeshi Yoshida(Hiroshima Univ.) |
| 幹事補佐氏名（和） | 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) |
| 幹事補佐氏名（英） | Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Integrated Circuits and Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［依頼講演］容量結合データ書込技術を用いた7T-SRAM |
| サブタイトル（和） | |
| タイトル（英） | [Invited Lecture] A 7T-SRAM with Data-Write Technique by Capacitive Coupling |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スタティックRAM / Static RAM |
| キーワード(2)（和/英） | / SRAM |
| キーワード(3)（和/英） | / Capacitive Coupling |
| キーワード(4)（和/英） | / Static Noise Margin |
| キーワード(5)（和/英） | / SNM |
| キーワード(6)（和/英） | / Resistive Memory |
| キーワード(7)（和/英） | / Page Buffer |
| 第 1 著者 氏名（和/英） | 高島 大三郎 / Daisaburo Takashima |
| 第 1 著者 所属（和/英） | 株式会社東芝(略称：東芝) Toshiba Corporation(略称：Toshiba) |
| 第 2 著者 氏名（和/英） | 遠藤 真人 / Masato Endo |
| 第 2 著者 所属（和/英） | 株式会社東芝(略称：東芝) Toshiba Corporation(略称：Toshiba) |
| 第 3 著者 氏名（和/英） | 島崎 一浩 / Kazuhiro Shimazaki |
| 第 3 著者 所属（和/英） | 東芝マイクロエレクトロニクス株式会社(略称：東芝マイクロエレクトロニクス) Toshiba Microelectronics Corporation(略称：Toshiba Microelectronics) |
| 第 4 著者 氏名（和/英） | 齋 学 / Manabu Sai |
| 第 4 著者 所属（和/英） | 東芝マイクロエレクトロニクス株式会社(略称：東芝マイクロエレクトロニクス) Toshiba Microelectronics Corporation(略称：Toshiba Microelectronics) |
| 第 5 著者 氏名（和/英） | 谷野 雅章 / Masaaki Tanino |
| 第 5 著者 所属（和/英） | 東芝情報システム株式会社(略称：東芝情報システム) Toshia Information Systems Corporation(略称：Toshia Information Systems) |
| 発表年月日 | 2016-04-14 |
| 資料番号 | ICD2016-2 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | ICD-3 |
| ページ範囲 | pp.7-12(ICD), |
| ページ数 | 6 |
| 発行日 | 2016-04-07 (ICD) |