講演名 2016-04-14
[依頼講演]適応型リファレンス電圧生成回路を用いた1T1MTJ STT-MRAMセルアレイ設計
小池 洋紀(東北大), 三浦 貞彦(東北大), 本庄 弘明(東北大), 渡辺 俊成(東北大), 佐藤 英夫(東北大), 佐藤 創志(東北大), 那須野 孝(東北大), 野口 靖夫(東北大), 安平 光雄(東北大), 谷川 高穂(東北大), 丹羽 正昭(東北大), 伊藤 顕知(東北大), 池田 正二(東北大), 大野 英男(東北大), 遠藤 哲郎(東北大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高密度1T-1MTJ STT-MRAM実現に最適な,高ばらつき耐性・高動作マージンリファレンス電圧(Vref)生成回路,および同回路を用いたセルアレイ設計法を開発した.Vref生成回路開発に先立ち,まず1-kbit STT-MRAMテストチップのメモリセル特性ばらつきを測定した.続いてその測定結果に基づき,Vref生成回路およびセルアレイ設計法を提案した.Monte CarloシミュレーションによりこのVref生成回路による読み出し信号電圧マージンを評価した結果,新提案の回路は従来のVref生成回路より信号電圧マージンが50%優れることがわかった.
抄録(英) A device-variation-tolerant spin-transfer-torque magnetic random access memory (STT-MRAM) cell array with a high-signal-margin reference generator circuit was developed to achieve high-density 1T1MTJ STT-MRAMs. Fluctuations in the memory cell characteristics were first measured using a 1-kbit STT-MRAM test chip. Based on these measurements, a reference generator and an STT-MRAM cell array architecture were proposed. This cell array was evaluated in terms of the signal margin for read operation by means of Monte-Carlo SPICE circuit simulations. The proposed design enables a 50% improvement in the signal margin compared with the conventional cell array circuit.
キーワード(和) STT-MRAM / センスアンプ / リファレンス / アレイ / モンテカルロシミュレーション
キーワード(英) STT-MRAM / sense amplifier / reference / array / Monte-Carlo simulation
資料番号 ICD2016-10
発行日 2016-04-07 (ICD)

研究会情報
研究会 ICD
開催期間 2016/4/14(から2日開催)
開催地(和) 機械振興会館
開催地(英) Kikai-Shinko-Kaikan Bldg.
テーマ(和) メモリ技術と一般
テーマ(英)
委員長氏名(和) 藤島 実(広島大)
委員長氏名(英) Minoru Fujishima(Hiroshima Univ.)
副委員長氏名(和) 日高 秀人(ルネサス エレクトロニクス)
副委員長氏名(英) Hideto Hidaka(Renesas)
幹事氏名(和) 吉田 毅(広島大)
幹事氏名(英) Takeshi Yoshida(Hiroshima Univ.)
幹事補佐氏名(和) 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大)
幹事補佐氏名(英) Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.)

講演論文情報詳細
申込み研究会 Technical Committee on Integrated Circuits and Devices
本文の言語 JPN
タイトル(和) [依頼講演]適応型リファレンス電圧生成回路を用いた1T1MTJ STT-MRAMセルアレイ設計
サブタイトル(和)
タイトル(英) [Invited Lecture] 1T1MTJ STT-MRAM Cell Array Design with an Adaptive Reference Voltage Generator
サブタイトル(和)
キーワード(1)(和/英) STT-MRAM / STT-MRAM
キーワード(2)(和/英) センスアンプ / sense amplifier
キーワード(3)(和/英) リファレンス / reference
キーワード(4)(和/英) アレイ / array
キーワード(5)(和/英) モンテカルロシミュレーション / Monte-Carlo simulation
第 1 著者 氏名(和/英) 小池 洋紀 / Hiroki Koike
第 1 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 2 著者 氏名(和/英) 三浦 貞彦 / Sadahiko Miura
第 2 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 3 著者 氏名(和/英) 本庄 弘明 / Hiroaki Honjo
第 3 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 4 著者 氏名(和/英) 渡辺 俊成 / Tosinari Watanabe
第 4 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 5 著者 氏名(和/英) 佐藤 英夫 / Hideo Sato
第 5 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 6 著者 氏名(和/英) 佐藤 創志 / Soshi Sato
第 6 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 7 著者 氏名(和/英) 那須野 孝 / Takashi Nasuno
第 7 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 8 著者 氏名(和/英) 野口 靖夫 / Yasuo Noguchi
第 8 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 9 著者 氏名(和/英) 安平 光雄 / Mitsuo Yasuhira
第 9 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 10 著者 氏名(和/英) 谷川 高穂 / Takaho Tanigawa
第 10 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 11 著者 氏名(和/英) 丹羽 正昭 / Masaaki Niwa
第 11 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 12 著者 氏名(和/英) 伊藤 顕知 / Kenchi Ito
第 12 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 13 著者 氏名(和/英) 池田 正二 / Shoji Ikeda
第 13 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 14 著者 氏名(和/英) 大野 英男 / Hideo Ohno
第 14 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
第 15 著者 氏名(和/英) 遠藤 哲郎 / Tetsuo Endoh
第 15 著者 所属(和/英) 東北大学(略称:東北大)
Tohoku University(略称:Tohoku Univ.)
発表年月日 2016-04-14
資料番号 ICD2016-10
巻番号(vol) vol.116
号番号(no) ICD-3
ページ範囲 pp.51-56(ICD),
ページ数 6
発行日 2016-04-07 (ICD)