| 講演名 | 2016-03-25 LSIテストにおけるフェイル予測のためのばらつき補正に関する検討 小河 亮(奈良先端大), 中村 芳行(ルネサス セミコンダクタパッケージ&テストソリューションズ), 井上 美智子(奈良先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，データマイニングを用いたテストコスト削減手法が注目を集めている．LSIは多数のテスト工程を経て市場に出荷される．この際，前段のテストの結果から後段のテストでフェイルするLSIを予測できれば，後段のテストを省略し，テストコストを削減すること ができる．しかし，LSIの特性は製造の際にばらついてしまう．また，テストの際に計測装置ごとに計測値のばらつきが発生する．そのため，LSIの特性やテスト方法に即したばらつきの補正をしなければフェイル予測は難しい．本稿では，製造ばらつきであるパッケージロット間ばらつき，計測ばらつきであるテスタ間およびテスタサイト間のばらつき補正手法を提案する．また，そのばらつき補正方法の効果の有無を評価する手法を提案し，補正手法の有効性を示す．さらに，提案するばらつき補正方法がフェイル予測に有効であることを示す． |
| 抄録(英) | Recently, a test cost reduction using data mining has been attracted. It is expected to reduce the cost by predicting failing LSIs in later test processes using result of earlier test processes. However measured values in test processes have variation caused by the manufacturing and measurements themselves. Therefore, it is difficult to predict tests results without correction. In this paper, we propose variation correction method that corrects variations among package-lots, testers, and tester-sites respectively. We also propose a method to evaluate the effectiveness of correction and show that the proposed correction method is effective. Finally, we will consider how the proposed correction method is effective to fail prediction during LSI testing. |
| キーワード(和) | データマイニング / バーンインテスト / LSIテスト / ばらつき補正 / 外れ値解析 |
| キーワード(英) | data mining / burn-in test / LSI test / variation correction / outlier analysis |
| 資料番号 | CPSY2015-158,DC2015-112 |
| 発行日 | 2016-03-17 (CPSY, DC) |
| 研究会情報 | |
| 研究会 | CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2016/3/24(から2日開催) |
| 開催地（和） | 福江文化会館・勤労福祉センター |
| 開催地（英） | Fukue Bunka Hall/Rodou Fukushi Center |
| テーマ（和） | 組込み技術とネットワークに関するワークショップ ETNET2016 |
| テーマ（英） | ETNET2016 |
| 委員長氏名（和） | 中島 康彦(奈良先端大) / 金川 信康(日立) / 福井 正博(立命館大) |
| 委員長氏名（英） | Yasuhiko Nakashima(NAIST) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) |
| 副委員長氏名（和） | 中野 浩嗣(広島大) / 入江 英嗣(東大) / 井上 美智子(奈良先端大) |
| 副委員長氏名（英） | Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Michiko Inoue(NAIST) |
| 幹事氏名（和） | 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) |
| 幹事氏名（英） | Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) |
| 幹事補佐氏名（和） | 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) |
| 幹事補佐氏名（英） | Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | LSIテストにおけるフェイル予測のためのばらつき補正に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | A consideration on variation correction for fail prediction in LSI test |
| サブタイトル（和） | |
| キーワード(1)（和/英） | データマイニング / data mining |
| キーワード(2)（和/英） | バーンインテスト / burn-in test |
| キーワード(3)（和/英） | LSIテスト / LSI test |
| キーワード(4)（和/英） | ばらつき補正 / variation correction |
| キーワード(5)（和/英） | 外れ値解析 / outlier analysis |
| 第 1 著者 氏名（和/英） | 小河 亮 / Ryo Ogawa |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 2 著者 氏名（和/英） | 中村 芳行 / Yoshiyuki Nakamura |
| 第 2 著者 所属（和/英） | ルネサスセミコンダクタパッケージ&テストソリューションズ株式会社(略称：ルネサス セミコンダクタパッケージ&テストソリューションズ) Renesas Semiconductor Package & Test Solutions(略称：Renesas Semiconductor Package & Test Solutions) |
| 第 3 著者 氏名（和/英） | 井上 美智子 / Michiko Inoue |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 発表年月日 | 2016-03-25 |
| 資料番号 | CPSY2015-158,DC2015-112 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-518,DC-519 |
| ページ範囲 | pp.271-276(CPSY), pp.271-276(DC), |
| ページ数 | 6 |
| 発行日 | 2016-03-17 (CPSY, DC) |