講演名 2016-03-25
Design Evaluation of Low-Latency Handshake Join on FPGA
吉見 真聡(電通大), オゲ ヤースィン(電通大), 策力 木格(電通大), 吉永 努(電通大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) This work revisits the processing of sliding-window joins on FPGAs. In this paper, we propose an FPGA-based implementation of low-latency handshake join algorithm and present a detailed evaluation of the proposed design. The proposed design overcomes the limitation of the previous works by reducing the latency overhead. Our experiments show that the proposed low-latency handshake join hardware can achieve linear scalability with respect to the number of join cores without sacrificing latency (e.g., nearly 7 million tuples per second of throughput with less than a micro-second of latency). Evaluation results also indicate that the proposed design significantly outperforms the software-based approach in terms of both latency and throughput
抄録(英) This work revisits the processing of sliding-window joins on FPGAs. In this paper, we propose an FPGA-based implementation of low-latency handshake join algorithm and present a detailed evaluation of the proposed design. The proposed design overcomes the limitation of the previous works by reducing the latency overhead. Our experiments show that the proposed low-latency handshake join hardware can achieve linear scalability with respect to the number of join cores without sacrificing latency (e.g., nearly 7 million tuples per second of throughput with less than a micro-second of latency). Evaluation results also indicate that the proposed design significantly outperforms the software-based approach in terms of both latency and throughput
キーワード(和) FPGA / query processing / data stream / sliding-window join / low-latency handshake join
キーワード(英) FPGA / query processing / data stream / sliding-window join / low-latency handshake join
資料番号 CPSY2015-155,DC2015-109
発行日 2016-03-17 (CPSY, DC)

研究会情報
研究会 CPSY / DC / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC
開催期間 2016/3/24(から2日開催)
開催地(和) 福江文化会館・勤労福祉センター
開催地(英) Fukue Bunka Hall/Rodou Fukushi Center
テーマ(和) 組込み技術とネットワークに関するワークショップ ETNET2016
テーマ(英) ETNET2016
委員長氏名(和) 中島 康彦(奈良先端大) / 金川 信康(日立) / 福井 正博(立命館大)
委員長氏名(英) Yasuhiko Nakashima(NAIST) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.)
副委員長氏名(和) 中野 浩嗣(広島大) / 入江 英嗣(東大) / 井上 美智子(奈良先端大)
副委員長氏名(英) Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Michiko Inoue(NAIST)
幹事氏名(和) 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝)
幹事氏名(英) Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba)
幹事補佐氏名(和) 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大)
幹事補佐氏名(英) Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.)

講演論文情報詳細
申込み研究会 Technical Committee on Computer Systems / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture
本文の言語 ENG
タイトル(和)
サブタイトル(和)
タイトル(英) Design Evaluation of Low-Latency Handshake Join on FPGA
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) query processing / query processing
キーワード(3)(和/英) data stream / data stream
キーワード(4)(和/英) sliding-window join / sliding-window join
キーワード(5)(和/英) low-latency handshake join / low-latency handshake join
第 1 著者 氏名(和/英) 吉見 真聡 / Masato Yoshimi
第 1 著者 所属(和/英) 電気通信大学(略称:電通大)
University of Electro-Communications(略称:UEC)
第 2 著者 氏名(和/英) オゲ ヤースィン / Yasin Oge
第 2 著者 所属(和/英) 電気通信大学(略称:電通大)
University of Electro-Communications(略称:UEC)
第 3 著者 氏名(和/英) 策力 木格 / Celimuge Wu
第 3 著者 所属(和/英) 電気通信大学(略称:電通大)
University of Electro-Communications(略称:UEC)
第 4 著者 氏名(和/英) 吉永 努 / Tsutomu Yoshinaga
第 4 著者 所属(和/英) 電気通信大学(略称:電通大)
University of Electro-Communications(略称:UEC)
発表年月日 2016-03-25
資料番号 CPSY2015-155,DC2015-109
巻番号(vol) vol.115
号番号(no) CPSY-518,DC-519
ページ範囲 pp.253-258(CPSY), pp.253-258(DC),
ページ数 6
発行日 2016-03-17 (CPSY, DC)