講演名 | 2016-04-14 [依頼講演]298-fJ/writecycle 650-fJ/readcycleを実現する画像処理プロセッサ向け28-nm FD-SOI 8T 3ポートSRAM 森 陽紀(神戸大), 中川 知己(神戸大), 北原 佑起(神戸大), 河本 優太(神戸大), 高木 健太(神戸大), 吉本 秀輔(神戸大), 和泉 慎太郎(神戸大), 新居 浩二(ルネサス エレクトロニクス), 川口 博(神戸大), 吉本 雅彦(神戸大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 28-nm FD-SOIプロセス技術を用いた, 低消費電力かつ低電圧な画像処理向け64-kb 8T3ポートSRAMを提案する. 本提案SRAMは, 8トランジスタのビットセルから構成され, 1-write/2-readの3ポートを持つと同時に多数決論理回路を備えアクティブエネルギを削減する. 本テストチップは, 最小電圧0.46 Vにおいて, アクセス時間140 nsで動作することを確認した. 最小動作エネルギ点は, 電源電圧0.54 V, アクセス時間55 ns (=18.2 MHz)であり, 多数決論理を組み合わせた場合, 298-fJ/writecycle, 650-fJ/readcycleの動作エネルギを達成した. これらの値は, 28-nm FD-SOI 6TSRAMに比べてそれぞれ78%及び52%の動作エネルギ削減を達成した. |
抄録(英) | This paper presents a low-power and low-voltage 64-kb 8T three-port image memory using a 28-nm FD-SOI process technology. Our proposed SRAM accommodates eight-transistor bitcells comprising one-write/two-read ports and a majority logic circuit to save active energy. The test chip can operate at a supply voltage of 0.46 V and an access time of 140 ns. The energy minimum point is a supply voltage of 0.54 V and an access time of 55 ns (= 18.2 MHz), at which 298 fJ/cycle in a write operation and 650 fJ/cycle in a read operation are achieved with the help of the majority logic; these factor are 87% and 52% smaller than those in a 28-nm FD-SOI 6T SRAM. |
キーワード(和) | Image Memory / Multiport SRAM / 8T / FD-SOI / 28-nm / Majority Logic |
キーワード(英) | Image Memory / Multiport SRAM / 8T / FD-SOI / 28-nm / Majority Logic |
資料番号 | ICD2016-3 |
発行日 | 2016-04-07 (ICD) |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2016/4/14(から2日開催) |
開催地(和) | 機械振興会館 |
開催地(英) | Kikai-Shinko-Kaikan Bldg. |
テーマ(和) | メモリ技術と一般 |
テーマ(英) | |
委員長氏名(和) | 藤島 実(広島大) |
委員長氏名(英) | Minoru Fujishima(Hiroshima Univ.) |
副委員長氏名(和) | 日高 秀人(ルネサス エレクトロニクス) |
副委員長氏名(英) | Hideto Hidaka(Renesas) |
幹事氏名(和) | 吉田 毅(広島大) |
幹事氏名(英) | Takeshi Yoshida(Hiroshima Univ.) |
幹事補佐氏名(和) | 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) |
幹事補佐氏名(英) | Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on Integrated Circuits and Devices |
---|---|
本文の言語 | JPN |
タイトル(和) | [依頼講演]298-fJ/writecycle 650-fJ/readcycleを実現する画像処理プロセッサ向け28-nm FD-SOI 8T 3ポートSRAM |
サブタイトル(和) | |
タイトル(英) | [Invited Lecture] A 298-fJ/writecycle 650-fJ/readcycle 8T Three-Port SRAM in 28-nm FD-SOI Process Technology for Image Processor |
サブタイトル(和) | |
キーワード(1)(和/英) | Image Memory / Image Memory |
キーワード(2)(和/英) | Multiport SRAM / Multiport SRAM |
キーワード(3)(和/英) | 8T / 8T |
キーワード(4)(和/英) | FD-SOI / FD-SOI |
キーワード(5)(和/英) | 28-nm / 28-nm |
キーワード(6)(和/英) | Majority Logic / Majority Logic |
第 1 著者 氏名(和/英) | 森 陽紀 / Haruki Mori |
第 1 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 2 著者 氏名(和/英) | 中川 知己 / Tomoki Nakagawa |
第 2 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 3 著者 氏名(和/英) | 北原 佑起 / Yuki Kitahara |
第 3 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 4 著者 氏名(和/英) | 河本 優太 / Yuta Kawamoto |
第 4 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 5 著者 氏名(和/英) | 高木 健太 / Kenta Takagi |
第 5 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 6 著者 氏名(和/英) | 吉本 秀輔 / Shusuke Yoshimoto |
第 6 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 7 著者 氏名(和/英) | 和泉 慎太郎 / Shintaro Izumi |
第 7 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 8 著者 氏名(和/英) | 新居 浩二 / Koji Nii |
第 8 著者 所属(和/英) | ルネサス エレクトロニクス株式会社(略称:ルネサス エレクトロニクス) Renesas Electronics Corporation(略称:Renesas Electronics) |
第 9 著者 氏名(和/英) | 川口 博 / Hiroshi Kawaguchi |
第 9 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
第 10 著者 氏名(和/英) | 吉本 雅彦 / Masahiko Yoshimoto |
第 10 著者 所属(和/英) | 神戸大学(略称:神戸大) Kobe University(略称:Kobe Univ.) |
発表年月日 | 2016-04-14 |
資料番号 | ICD2016-3 |
巻番号(vol) | vol.116 |
号番号(no) | ICD-3 |
ページ範囲 | pp.13-16(ICD), |
ページ数 | 4 |
発行日 | 2016-04-07 (ICD) |