| 講演名 | 2016-02-17 ゼロ遅延論理シミュレーションに基づく遅延故障インジェクション環境 川崎 真司(奈良先端大), 米田 友和(奈良先端大), 大和 勇太(奈良先端大), 井上 美智子(奈良先端大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 故障インジェクションとは，故障が発生した回路の振る舞いを再現するための技術であり，ソフトエラーの影響解析などの目的で使用される．本稿では，遅延故障の振る舞いの解析を目的とした遅延故障インジェクション環境を提案する．提案する環境は，ゼロ遅延モデルを用いた論理シミュレーションにより遅延の振る舞いを解析することができるため，従来のSDFバックアノテートによるタイミングシミュレーションより高速であり，FPGAによるエミュレーションを行うことでさらに高速に解析を行うことができる．評価実験では，精度および実行速度の観点で提案する環境の有効性を示す． |
| 抄録(英) | Fault injection is a technique to re-create faulty behavior of circuits and widely accepted method to evaluate soft error effects.This paper presents a delay fault injection framework to efficiently analyze circuit behavior with delay faults.The proposed framework is based on logic simulation with zero-delay model. Therefore, it is faster than traditional timing simulation with SDF back annotation.And this framework can be emulated in FPGAs. In that case, analysis become much faster than logic simulation.Experimental results show the effectiveness of the proposed method in terms of accuracy and speed-up for delay fault analysis. |
| キーワード(和) | 故障インジェクション / タイミングシミュレーション / FPGA |
| キーワード(英) | fault injection / timing simulation / FPGA |
| 資料番号 | DC2015-90 |
| 発行日 | 2016-02-10 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2016/2/17(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテスト |
| テーマ（英） | VLSI Design and Test, etc. |
| 委員長氏名（和） | 金川 信康(日立) |
| 委員長氏名（英） | Nobuyasu Kanekawa(Hitachi) |
| 副委員長氏名（和） | 井上 美智子(奈良先端大) |
| 副委員長氏名（英） | Michiko Inoue(NAIST) |
| 幹事氏名（和） | 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) |
| 幹事氏名（英） | Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ゼロ遅延論理シミュレーションに基づく遅延故障インジェクション環境 |
| サブタイトル（和） | |
| タイトル（英） | Delay fault injection framework based on logic simulation with zero delay model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 故障インジェクション / fault injection |
| キーワード(2)（和/英） | タイミングシミュレーション / timing simulation |
| キーワード(3)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 川崎 真司 / Shinji Kawasaki |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 2 著者 氏名（和/英） | 米田 友和 / Tomokazu Yoneda |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 3 著者 氏名（和/英） | 大和 勇太 / Yuta Yamato |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 第 4 著者 氏名（和/英） | 井上 美智子 / Michiko Inoue |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学(略称：奈良先端大) Nara Institute of Science and Technology(略称：NAIST) |
| 発表年月日 | 2016-02-17 |
| 資料番号 | DC2015-90 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | DC-449 |
| ページ範囲 | pp.25-30(DC), |
| ページ数 | 6 |
| 発行日 | 2016-02-10 (DC) |