| 講演名 | 2016-02-17 電源ノイズによるFF回路の動作への影響に関する研究 山本 拓弥(首都大東京), 三浦 幸也(首都大東京), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，VLSI回路の微細化，低電圧化が進むにつれて，IR-drop のような電源ノイズが論理回路，特にSRAM(static random access memory)やFF(Flip-Flop)回路のような記憶素子の動作に与える影響が問題となっている．SRAMにおいては既に事例の報告と共にいくつかの対策手法が提案されている．今後更にVLSI回路の微細化，低電圧化が進むと，FF回路においてもこの問題が顕著となり，対策が必要となる可能性が高い．そこで，本研究では回路シミュレーションを用いて，電源ノイズがFF回路の動作に与える影響について解析を行った．得られた結果から，FF回路の動作に異常が発生した場合の原理，原因や，回路構成，シミュレーション条件等の違いによる電源ノイズのFF回路の動作への影響についての考察を行った． |
| 抄録(英) | According to the scaling down, and lower power design of VLSI circuits, power supply noise such as IR-drop affects the operation of memory cells such as SRAM and FF circuits. Error occurrence on SRAM is already reported and some countermeasures are proposed. It is likely that further scaling down and lower power design will cause the error similar to that on SRAM for FF circuits and countermeasures will be needed. In this paper, we analyzed the effect of power supply noise on FF circuits and considered the cause of error occurrence. |
| キーワード(和) | 電源ノイズ / フリップフロップ / ラッチ / ビット反転 / 誤動作 |
| キーワード(英) | Power Supply Noise / Flip-Flop / Latch / Bit-Flip / Malfunction |
| 資料番号 | DC2015-96 |
| 発行日 | 2016-02-10 (DC) |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2016/2/17(から1日開催) |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテスト |
| テーマ（英） | VLSI Design and Test, etc. |
| 委員長氏名（和） | 金川 信康(日立) |
| 委員長氏名（英） | Nobuyasu Kanekawa(Hitachi) |
| 副委員長氏名（和） | 井上 美智子(奈良先端大) |
| 副委員長氏名（英） | Michiko Inoue(NAIST) |
| 幹事氏名（和） | 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) |
| 幹事氏名（英） | Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Dependable Computing |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電源ノイズによるFF回路の動作への影響に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | Study on the Effect of Power Supply Noise on Flip-Flop Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源ノイズ / Power Supply Noise |
| キーワード(2)（和/英） | フリップフロップ / Flip-Flop |
| キーワード(3)（和/英） | ラッチ / Latch |
| キーワード(4)（和/英） | ビット反転 / Bit-Flip |
| キーワード(5)（和/英） | 誤動作 / Malfunction |
| 第 1 著者 氏名（和/英） | 山本 拓弥 / Takuya Yamamoto |
| 第 1 著者 所属（和/英） | 首都大学東京(略称：首都大東京) Tokyo Metropolitan University(略称：Tokyo Metropolitan Univ.) |
| 第 2 著者 氏名（和/英） | 三浦 幸也 / Yukiya Miura |
| 第 2 著者 所属（和/英） | 首都大学東京(略称：首都大東京) Tokyo Metropolitan University(略称：Tokyo Metropolitan Univ.) |
| 発表年月日 | 2016-02-17 |
| 資料番号 | DC2015-96 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | DC-449 |
| ページ範囲 | pp.61-66(DC), |
| ページ数 | 6 |
| 発行日 | 2016-02-10 (DC) |