講演名 2016-02-17
論理値割当隣接線の選択による断線故障用テスト生成時間の削減
藤谷 和依(徳島大), 四柳 浩之(徳島大), 橋爪 正樹(徳島大), 樋上 喜信(愛媛大), 高橋 寛(愛媛大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 半導体プロセスの微細化に伴って,配線およびビアの断線故障が増加している.断線故障は故障線論理値を隣接線間容量によって制御することができれば縮退故障として検出できる.大規模回路の場合,隣接線数が非常に多く,隣接線を考慮したテスト生成時間の増大が問題となる.そこで本研究では,隣接線の判定条件を設け,ATPGで自動テスト生成を行う際の論理値割当隣接線を選択することでテスト生成時間を短縮する.ISCAS89ベンチマーク回路レイアウトから隣接線情報抽出を行い,ATPGと故障シミュレータを用いた調査で検出率を維持したまま,テスト生成時間の短縮が可能かどうか,提案手法の有効性を評価した.
抄録(英) As semiconductor technology is scaling down, open defects have often occurred at interconnect lines and vias. If logic value of an open fault is controlled by the coupling capacitances between the floating line and its adjacent lines, the open fault can be detected as a stack-at fault. A large-scale integrated circuit having many adjacent lines requires much test generation time. In this study, we propose a method for selecting adjacent lines when assigning logic values in test pattern generation for open faults to reduce computational time. We extract adjacent lines from the ISCAS89 benchmark and evaluate the effectiveness of the proposed method by using ATPG and fault simulator for detecting open faults considering the effects of its adjacent lines.
キーワード(和) 断線故障 / 隣接線 / 断線故障用ATPG / カップリング容量
キーワード(英) Open fault / Adjacent line / Open fault ATPG / Coupling capacitance
資料番号 DC2015-88
発行日 2016-02-10 (DC)

研究会情報
研究会 DC
開催期間 2016/2/17(から1日開催)
開催地(和) 機械振興会館
開催地(英) Kikai-Shinko-Kaikan Bldg.
テーマ(和) VLSI設計とテスト
テーマ(英) VLSI Design and Test, etc.
委員長氏名(和) 金川 信康(日立)
委員長氏名(英) Nobuyasu Kanekawa(Hitachi)
副委員長氏名(和) 井上 美智子(奈良先端大)
副委員長氏名(英) Michiko Inoue(NAIST)
幹事氏名(和) 岩田 浩司(鉄道総研) / 吉村 正義(京都産大)
幹事氏名(英) Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Technical Committee on Dependable Computing
本文の言語 JPN
タイトル(和) 論理値割当隣接線の選択による断線故障用テスト生成時間の削減
サブタイトル(和)
タイトル(英) Reduction of open fault test pattern generation time by selection of adjacent lines for assigning logic value
サブタイトル(和)
キーワード(1)(和/英) 断線故障 / Open fault
キーワード(2)(和/英) 隣接線 / Adjacent line
キーワード(3)(和/英) 断線故障用ATPG / Open fault ATPG
キーワード(4)(和/英) カップリング容量 / Coupling capacitance
第 1 著者 氏名(和/英) 藤谷 和依 / Kazui Fujitnai
第 1 著者 所属(和/英) 徳島大学(略称:徳島大)
Tokushima University(略称:Tokushima Univ.)
第 2 著者 氏名(和/英) 四柳 浩之 / Hiroyuki Yotsuyanagi
第 2 著者 所属(和/英) 徳島大学(略称:徳島大)
Tokushima University(略称:Tokushima Univ.)
第 3 著者 氏名(和/英) 橋爪 正樹 / Masaki Hashizume
第 3 著者 所属(和/英) 徳島大学(略称:徳島大)
Tokushima University(略称:Tokushima Univ.)
第 4 著者 氏名(和/英) 樋上 喜信 / Yoshinobu Higami
第 4 著者 所属(和/英) 愛媛大学(略称:愛媛大)
Ehime University(略称:Ehime Univ.)
第 5 著者 氏名(和/英) 高橋 寛 / Hiroshi Takahashi
第 5 著者 所属(和/英) 愛媛大学(略称:愛媛大)
Ehime University(略称:Ehime Univ.)
発表年月日 2016-02-17
資料番号 DC2015-88
巻番号(vol) vol.115
号番号(no) DC-449
ページ範囲 pp.13-18(DC),
ページ数 6
発行日 2016-02-10 (DC)