講演名 2016-01-20
分散ルータによる高性能NoC
安戸 僚汰(慶大), 松谷 宏紀(慶大), 鯉渕 道紘(NII), 天野 英晴(慶大), 中村 維男(慶大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 半導体技術の微細化に付随して,エネルギーと遅延の双方で配線がボトルネックになる。我々は研究対象をNetworks-on-Chip (NoC) にフォーカスした上で,この問題を解決するために分散ルータという設計概念を考案した。当該アーキテクチャでは,ルータの機能を複数のサブモジュールに分散実装し,それらをリンク上の任意の位置に置くことができると仮定する。我々の先行研究では遅延のみを最適化してきたが,本来ならばエネルギーも考慮しなければならない。そこで本報告では,リピーターを挿入したリンクの遅延・電力評価に基づいてモデリングを行うことで,最もエネルギー効率の良い配置・リピーターサイズを求める方法を提示し,その結果について考察する。評価は4 つのプロセス,4 つのトポロジ,3 つのネットワークサイズを含んだ広いものであるが,どのケースにおいても分散ルータは既存のルータを最大動作周波数,Energy Delay Product (EDP) ともに上回ることがわかった。特にFlattened Butterfly のような高性能トポロジにおいて分散ルータは効果的であり,60%以上のEDP 削減を達成した。
抄録(英)
キーワード(和) 相互結合網 / NoC / ルータアーキテクチャ / 分散ルータ / 配線ボトルネック
キーワード(英)
資料番号 VLD2015-95,CPSY2015-127,RECONF2015-77
発行日 2016-01-12 (VLD, CPSY, RECONF)

研究会情報
研究会 VLD / CPSY / RECONF / IPSJ-SLDM / IPSJ-ARC
開催期間 2016/1/19(から3日開催)
開催地(和) 慶應義塾大学 日吉キャンパス
開催地(英) Hiyoshi Campus, Keio University
テーマ(和) FPGA応用および一般
テーマ(英) FPGA Applications, etc
委員長氏名(和) 松永 裕介(九大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 福井 正博(立命館大) / 五島 正裕(国情研)
委員長氏名(英) Yusuke Matsunaga(Kyushu Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Masahiro Fukui(Ritsumeikan Univ.) / Masahiro Goshima(国情研)
副委員長氏名(和) 竹中 崇(NEC) / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大)
副委員長氏名(英) Takashi Takenana(NEC) / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.)
幹事氏名(和) 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 小野 貴継(九大) / 津邑 公暁(名工大) / 三輪 忍(電通大) / 山下 浩一郎(富士通研)
幹事氏名(英) Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takatsugu Ono(九大) / Tomoaki Tsumura(名工大) / Shinobu Miwa(電通大) / Koichiro Yamashita(富士通研)
幹事補佐氏名(和) 谷口 一徹(立命館大) / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン)
幹事補佐氏名(英) Ittetsu Taniguchi(Ritsumeikan Univ.) / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Special Interest Group on System and LSI Design Methodology / Special Interest Group on System Architecture
本文の言語 JPN
タイトル(和) 分散ルータによる高性能NoC
サブタイトル(和)
タイトル(英) An Efficient NoC with Decentralized Routers
サブタイトル(和)
キーワード(1)(和/英) 相互結合網
キーワード(2)(和/英) NoC
キーワード(3)(和/英) ルータアーキテクチャ
キーワード(4)(和/英) 分散ルータ
キーワード(5)(和/英) 配線ボトルネック
第 1 著者 氏名(和/英) 安戸 僚汰 / Ryota Yasudo
第 1 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 2 著者 氏名(和/英) 松谷 宏紀 / Hiroki Matsutani
第 2 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 3 著者 氏名(和/英) 鯉渕 道紘 / Michihiro Koibuchi
第 3 著者 所属(和/英) 国立情報学研究所(略称:NII)
National Institute of Informatics(略称:NII)
第 4 著者 氏名(和/英) 天野 英晴 / Hideharu Amano
第 4 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
第 5 著者 氏名(和/英) 中村 維男 / Tadao Nakamura
第 5 著者 所属(和/英) 慶應義塾大学(略称:慶大)
Keio University(略称:Keio Univ.)
発表年月日 2016-01-20
資料番号 VLD2015-95,CPSY2015-127,RECONF2015-77
巻番号(vol) vol.115
号番号(no) VLD-398,CPSY-399,RECONF-400
ページ範囲 pp.149-154(VLD), pp.149-154(CPSY), pp.149-154(RECONF),
ページ数 6
発行日 2016-01-12 (VLD, CPSY, RECONF)