講演名 2015-12-14
超分子タンパク質を利用した超微細FETへのメモリ応用
番 貴彦(奈良先端大), 上沼 睦典(奈良先端大), 右田 真司(産総研), 石河 泰明(奈良先端大), 山下 一郎(奈良先端大), 浦岡 行治(奈良先端大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) チャネル長3.6 nmの超微細FET であるV溝型のJunction-less FET(JL-FET)に対し、そのV溝底部に選択的にナノ粒子を配置し、フローティングゲートメモリを作製した。配置した手法にはバイオナノプロセスと呼ばれる超分子タンパク質を用いた微細加工プロセスを利用している。作製された素子はId-Vg特性においてヒステリシスが発現し、メモリ動作を示した。また書き込み消去特性、エンデュランス特性、リテンション特性といった一般的に知られる各種メモリ特性を取得している。その特徴として低電圧、高速動作、高耐性を示した。これは現在発表されているフローティングゲートメモリの中でも特に微小な素子におけるメモリ特性であり、微細化が著しいメモリデバイスに対し、sub-10 nm以降のフローティングゲートメモリの可能性を示した。
抄録(英) Metal nanoparticles (NPs) embedded in junctionless field-effect transistors (JL-FETs) with a length of 3.6 nm is fabricated and demonstrated. The anisotropic wet etching of a silicon-on-insulator (SOI) substrate was utilized to form V-grooves and to define nanometer-scale channel. Metal NPs are selectively placed onto bottom of V-groove using the Baio nano process (BNP). The JL-FET is applied to floating gate memory and used to investigate an impact on the short channel by charge trap of NPs. Low-voltage operation and broad threshold voltage shift as memory behavior are appeared in 3.6 nm channel length. It is expected that the JL-FETs can overcome the scaling limitations in floating gate memory, while the charge trap cause major problems in the sub 10 nm region.
キーワード(和) バイオナノプロセス / Junctionless-FET / ナノ粒子 / メモリ
キーワード(英) Bio Nano Process / Junctionless-FET / Nano-particle / Memory
資料番号 EID2015-11,SDM2015-94
発行日 2015-12-07 (EID, SDM)

研究会情報
研究会 EID / SDM
開催期間 2015/12/14(から1日開催)
開催地(和) 龍谷大学 響都ホール 校友会館
開催地(英) Ryukoku University, Avanti Kyoto Hall
テーマ(和) シリコン関連材料の作製と評価およびディスプレイ技術
テーマ(英) Si and Si-related Materials and Devices, and Display Technology
委員長氏名(和) 志賀 智一(電通大) / 大野 裕三(筑波大)
委員長氏名(英) Tomokazu Shiga(Univ. of Electro-Comm.) / Yuzou Oono(Univ. of Tsukuba)
副委員長氏名(和) 木村 睦(龍谷大) / 小南 裕子(静岡大) / 国清 辰也(ルネサス エレクトロニクス)
副委員長氏名(英) Mutsumi Kimura(Ryukoku Univ.) / Yuko Kominami(Shizuoka Univ.) / Tatsuya Kunikiyo(Renesas)
幹事氏名(和) 伊達 宗和(NTT) / 山口 雅浩(東工大) / 黒田 理人(東北大)
幹事氏名(英) Munekazu Date(NTT) / Masahiro Yamaguchi(Tokyo Inst. of Tech.) / Rihito Kuroda(Tohoku Univ.)
幹事補佐氏名(和) 山口 留美子(秋田大) / 新田 博幸(ジャパンディスプレイ) / 中田 充(NHK) / 小尻 尚志(日本ゼオン) / 野中 亮助(東芝) / 奥野 武志(Samsung R&D Inst. Japan) / 山口 直(ルネサス エレクトロニクス)
幹事補佐氏名(英) Rumiko Yamaguchi(Akita Univ.) / Hiroyuki Nitta(Japan Display) / Mitsuru Nakata(NHK) / Takashi Kojiri(ZEON) / Ryosuke Nonaka(Toshiba) / Takeshi Okuno(Samsung) / Tadashi Yamaguchi(Renesas)

講演論文情報詳細
申込み研究会 Technical Committee on Electronic Information Displays / Technical Committee on Silicon Device and Materials
本文の言語 JPN
タイトル(和) 超分子タンパク質を利用した超微細FETへのメモリ応用
サブタイトル(和)
タイトル(英) Memory Application of Ultrafine FET utilizing Supramolecular Protein
サブタイトル(和)
キーワード(1)(和/英) バイオナノプロセス / Bio Nano Process
キーワード(2)(和/英) Junctionless-FET / Junctionless-FET
キーワード(3)(和/英) ナノ粒子 / Nano-particle
キーワード(4)(和/英) メモリ / Memory
第 1 著者 氏名(和/英) 番 貴彦 / Takahiko Ban
第 1 著者 所属(和/英) 奈良科学技術大学院大学(略称:奈良先端大)
Nara Insutitute of Science and Technology(略称:NAIST)
第 2 著者 氏名(和/英) 上沼 睦典 / Mutsunori Uenuma
第 2 著者 所属(和/英) 奈良科学技術大学院大学(略称:奈良先端大)
Nara Insutitute of Science and Technology(略称:NAIST)
第 3 著者 氏名(和/英) 右田 真司 / Shinji Migita
第 3 著者 所属(和/英) 産業技術総合研究所(略称:産総研)
National Institute of Advanced Industrial Science and Technology(略称:AIST)
第 4 著者 氏名(和/英) 石河 泰明 / Yasuaki Ishikawa
第 4 著者 所属(和/英) 奈良科学技術大学院大学(略称:奈良先端大)
Nara Insutitute of Science and Technology(略称:NAIST)
第 5 著者 氏名(和/英) 山下 一郎 / Ichiro Yamashita
第 5 著者 所属(和/英) 奈良科学技術大学院大学(略称:奈良先端大)
Nara Insutitute of Science and Technology(略称:NAIST)
第 6 著者 氏名(和/英) 浦岡 行治 / Yukiharu Uraoka
第 6 著者 所属(和/英) 奈良科学技術大学院大学(略称:奈良先端大)
Nara Insutitute of Science and Technology(略称:NAIST)
発表年月日 2015-12-14
資料番号 EID2015-11,SDM2015-94
巻番号(vol) vol.115
号番号(no) EID-362,SDM-363
ページ範囲 pp.9-12(EID), pp.9-12(SDM),
ページ数 4
発行日 2015-12-07 (EID, SDM)