| 講演名 | 2015-12-03 ［招待講演］パッケージ基板の層間接続ビア構造における電源インピーダンス低減技術 赤星 知幸(富士通研), 福盛 大雅(富士通研), 水谷 大輔(富士通研), 谷 元昭(富士通研), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | LSIの電源ノイズ低減を目的としたパッケージ基板の電源配線ビア構造における開発技術を紹介する。LSIを搭載する多層ビルドアップ基板において，層間接続ビアの形状や接続構造を改良することで，電源配線のインピーダンス低減を実現した。このビア構造による電源ノイズ低減効果を明らかにし，さらに，製品適用に向けた接続信頼性が確保できることを実証した。 |
| 抄録(英) | This paper describes the impedance reduction technologies in build-up package substrates for high performance CPU, such as enterprise servers or super computers. The layer connection structures of the power supply path were improved by changing a via formation in build-up substrate. As a result, we have found a via structure that improves the electrical characteristics while also yielding good connectivity and productivity. |
| キーワード(和) | ビルドアップ基板 / ビア構造 / 電源インピーダンス / パワーインテグリティ / 信頼性試験 |
| キーワード(英) | Build-up substrate / Via structure / Impedance / Power Integrity / Reliability test |
| 資料番号 | CPM2015-136,ICD2015-61 |
| 発行日 | 2015-11-24 (CPM, ICD) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ［招待講演］パッケージ基板の層間接続ビア構造における電源インピーダンス低減技術 |
| サブタイトル（和） | |
| タイトル（英） | [Invited Talk] Development of Via Structures in IC Package Substrates for Impedance Reduction |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ビルドアップ基板 / Build-up substrate |
| キーワード(2)（和/英） | ビア構造 / Via structure |
| キーワード(3)（和/英） | 電源インピーダンス / Impedance |
| キーワード(4)（和/英） | パワーインテグリティ / Power Integrity |
| キーワード(5)（和/英） | 信頼性試験 / Reliability test |
| 第 1 著者 氏名（和/英） | 赤星 知幸 / Tomoyuki Akaboshi |
| 第 1 著者 所属（和/英） | 株式会社富士通研究所(略称：富士通研) FUJITSU LABORATORIES LTD.(略称：Fujitsu Lab.) |
| 第 2 著者 氏名（和/英） | 福盛 大雅 / Taiga Fukumori |
| 第 2 著者 所属（和/英） | 株式会社富士通研究所(略称：富士通研) FUJITSU LABORATORIES LTD.(略称：Fujitsu Lab.) |
| 第 3 著者 氏名（和/英） | 水谷 大輔 / Daisuke Mizutani |
| 第 3 著者 所属（和/英） | 株式会社富士通研究所(略称：富士通研) FUJITSU LABORATORIES LTD.(略称：Fujitsu Lab.) |
| 第 4 著者 氏名（和/英） | 谷 元昭 / Motoaki Tani |
| 第 4 著者 所属（和/英） | 株式会社富士通研究所(略称：富士通研) FUJITSU LABORATORIES LTD.(略称：Fujitsu Lab.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | CPM2015-136,ICD2015-61 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPM-340,ICD-341 |
| ページ範囲 | pp.51-54(CPM), pp.51-54(ICD), |
| ページ数 | 4 |
| 発行日 | 2015-11-24 (CPM, ICD) |