| 講演名 | 2015-12-03 回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法 多和田 雅師(早大), 木村 晋二(早大), 柳澤 政生(早大), 戸川 望(早大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年，大容量の不揮発性メモリの実用化が進んでいる．不揮発性メモリはリーク電力が非常に小さい，電源が供給されていなくても情報を保持できるといった性質から次世代メモリとして注目されている．一方で，書き込みに大きなエネルギーを必要とする，書き込み回数に制限があるという問題がある．不揮発性メモリの書き込みに関する問題を解決する手法として，ビット反転の少ない符号を構成しメモリに符号語を書き込むことでビットレベルで書き込み量を削減する手法が存在する．符号によりビットレベルで書き込みを削減する手法はエンコーダ/デコーダ回路の面積が大きいという問題がある．エンコーダ/デコーダ回路の面積は情報として書き込む値と実際に不揮発性メモリのビットとして表現される符号語の割り当てによる．値と符号語の割り当て方からエンコーダ/デコーダ回路の面積を評価する式を推測する．面積評価式を使うことで近似的にビットレベルでの書き込み量を削減したまま回路面積が小さくなるような割り当てをする符号を構成する手法を提案する．提案手法により作成した符号のエンコーダ回路を設計し面積を評価する． |
| 抄録(英) | Recently, due to low leakage power and non-volatility, the non-volatile memory technology has advanced remarkably. However, there are two potential problems. First, high energy is required in writing data to a non-volatile memory. Secondly, write-endurance of non-volatile memories is low. Bit-level write-reduction methods solve the above problems but their encoders/decoders' area are too much large. In this paper, we propose an area-aware bit-level write-reduction code generation algorithm to solve the above problems. We also propose an evaluation system to generate small-sized encoders. Experimental results confirm the efficiency of our encoder design. |
| キーワード(和) | 不揮発性メモリ / 書き込み削減 / 符号化 |
| キーワード(英) | Non-volatile memory / Writing-reduction code / Encoding/decoding |
| 資料番号 | VLD2015-76,DC2015-72 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法 |
| サブタイトル（和） | |
| タイトル（英） | A Circuit Area-Aware Bit-Write Reduction Code Generation for Non-Volatile Memories |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 不揮発性メモリ / Non-volatile memory |
| キーワード(2)（和/英） | 書き込み削減 / Writing-reduction code |
| キーワード(3)（和/英） | 符号化 / Encoding/decoding |
| 第 1 著者 氏名（和/英） | 多和田 雅師 / Masashi Tawada |
| 第 1 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 2 著者 氏名（和/英） | 木村 晋二 / Shinji Kimura |
| 第 2 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao Yanagisawa |
| 第 3 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 4 著者 氏名（和/英） | 戸川 望 / Nozomu Togawa |
| 第 4 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | VLD2015-76,DC2015-72 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.249-253(VLD), pp.249-253(DC), |
| ページ数 | 5 |
| 発行日 | 2015-11-24 (VLD, DC) |