| 講演名 | 2015-12-03 機械学習を用いたプロセッサ性能モデリングの精度解析 田中 義浩(九大), 小野 貴継(九大), 井上 弘士(九大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | コンピュータシステムを設計する際に実行対象となるアプリケーションが予め定まっている場合，システム設計者は要求を満たすプロセッサを選択する必要がある．候補となる全てのプロセッサに対し，当該アプリケーションを実装することは多大なコストを要する．この問題を解決すべくプロセッサの性能を知る方法として機械学習を用いた性能モデリングが挙げられる．しかしながら，推定精度は学習データの質や機械学習のアルゴリズムなど様々な要因に依存するため，実用的な性能推定を実現するためには適切な機械学習法を適用しなければならない．そこで本稿では，精度の高い推定を行うための条件を明らかにするために，学習に用いるアーキテクチャパラメータや性能モデリング手法の違いに着目し，様々な条件での推定精度の解析を行った．その結果，精度の高い性能モデリングを行うためには学習に用いるアーキテクチャパラメータにCPUクロック周波数を含め，かつ，性能モデリング手法に合わせて学習に用いるアーキテクチャパラメータ数を適切に選択することが必要であると判明した． |
| 抄録(英) | When designing a computer system, a system designer need to select an appropriate processor to satisfy design constraints if an application to be executed is determined in advance. It is quite costly to implement the application onto all of the processor candidates. One of the representative approaches to address the above problem is to estimate the application’s performance on each target processor by using performance models based on machine learning. Since its accuracy of depends on various kinds of factors such as quality of training data, machine learning algorithms and so on, it is necessary to choose an appropriate method for the modeling. In this paper, in order to reveal their requirements for accurate performance estimation, we analyze the accuracy of performance models by varying the architecture parameters used for training data and performance modeling method. The result shows that in order to realize accurate performance modeling, CPU clock frequency is necessary to be used in training data and a number of architecture parameters is required to be selected according to the performance modeling method. |
| キーワード(和) | 性能推定 / 機械学習 / 経験的モデリング |
| キーワード(英) | Performance Estimation / Machine Learning / Empirical Modeling |
| 資料番号 | CPSY2015-74 |
| 発行日 | 2015-11-24 (CPSY) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 機械学習を用いたプロセッサ性能モデリングの精度解析 |
| サブタイトル（和） | |
| タイトル（英） | Accuracy Analysis of Machine Learning based Performance Modeling for Microprocessors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 性能推定 / Performance Estimation |
| キーワード(2)（和/英） | 機械学習 / Machine Learning |
| キーワード(3)（和/英） | 経験的モデリング / Empirical Modeling |
| 第 1 著者 氏名（和/英） | 田中 義浩 / Yoshihiro Tanaka |
| 第 1 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 第 2 著者 氏名（和/英） | 小野 貴継 / Takatsugu Ono |
| 第 2 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 第 3 著者 氏名（和/英） | 井上 弘士 / Koji Inoue |
| 第 3 著者 所属（和/英） | 九州大学(略称：九大) Kyushu University(略称：Kyushu Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | CPSY2015-74 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-342 |
| ページ範囲 | pp.75-80(CPSY), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (CPSY) |