講演名 | 2015-12-03 コンポーネント間近接制約を考慮した耐ソフトエラーデータパス合成 呉 政訓(北陸先端大), 金子 峰雄(北陸先端大), |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年,半導体デバイスの微細化が進み,それに伴ったソフトエラーによるVLSIの信頼性の低下が問題となっている.本研究では,単一ソフトエラーによる複数コンポーネントの誤りに耐性を持たせるため,アルゴリズムの3重化を基盤とし,高位合成の枠組みで3重化された計算処理に対して比較・リトライ回路や多数決回路を用いることで,オンラインでの誤り訂正を実現する.単一ソフトエラーによる誤りの影響が一定の空間的範囲を越えないことを前提に,同じタイミングで誤ってはならないコンポーネント間に近接制約を課すことで,投機的資源共有の機会が増大すると共に,3重化された計算処理が並行的に実行可能となる為,よりレイテンシが小さい計算処理を実現できる.データパス合成実験では,近接制約を基に比較・リトライ回路や多数決回路を組み合わせることで,実行レイテンシが大幅に削減されることを確認した. |
抄録(英) | As the device size decreases, the reliability degradation due to soft-errors is becoming one of the serious issues in VLSIs. Concerning the tolerability against multiple component error caused by a single soft-error in our design, we use the combination of comparison-retry mechanism and vote mechanism to realize on-line error correction. Under the assumption that a single soft-error does not affect beyond a certain spatial range, we consider the adjacency constraint between components in datapath. By introducing the adjacency constraint, the chance of speculative resource sharing can be increased, 3 triplicated computation algorithms can be executed in parallel, and as a result, total schedule length can be improved. The experimental result revealed that our approach can reduce the latency in many applications compared with conventional methods. |
キーワード(和) | ソフトエラー / 耐故障 / コンポーネント間近接制約 / 高位合成 / アルゴリズム3重化 |
キーワード(英) | Soft-Error / Fault Tolerance / Component Adjacency Constraint / High-Level Synthesis / Triple Algorithm Redundancy |
資料番号 | VLD2015-62,DC2015-58 |
発行日 | 2015-11-24 (VLD, DC) |
研究会情報 | |
研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
---|---|
開催期間 | 2015/12/1(から3日開催) |
開催地(和) | 長崎県勤労福祉会館 |
開催地(英) | Nagasaki Kinro Fukushi Kaikan |
テーマ(和) | デザインガイア2015 -VLSI設計の新しい大地- |
テーマ(英) | Design Gaia 2015 -New Field of VLSI Design- |
委員長氏名(和) | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
委員長氏名(英) | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
副委員長氏名(和) | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
副委員長氏名(英) | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
幹事氏名(和) | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
幹事氏名(英) | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
幹事補佐氏名(和) | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
幹事補佐氏名(英) | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
講演論文情報詳細 | |
申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
---|---|
本文の言語 | JPN |
タイトル(和) | コンポーネント間近接制約を考慮した耐ソフトエラーデータパス合成 |
サブタイトル(和) | |
タイトル(英) | An Approach to Soft-Error Tolerant Datapath Synthesis Considering Adjacency Constraint between Components |
サブタイトル(和) | |
キーワード(1)(和/英) | ソフトエラー / Soft-Error |
キーワード(2)(和/英) | 耐故障 / Fault Tolerance |
キーワード(3)(和/英) | コンポーネント間近接制約 / Component Adjacency Constraint |
キーワード(4)(和/英) | 高位合成 / High-Level Synthesis |
キーワード(5)(和/英) | アルゴリズム3重化 / Triple Algorithm Redundancy |
第 1 著者 氏名(和/英) | 呉 政訓 / Junghoon Oh |
第 1 著者 所属(和/英) | 北陸先端科学技術大学院大学(略称:北陸先端大) Japan Advanced Institute Science and Technology(略称:JAIST) |
第 2 著者 氏名(和/英) | 金子 峰雄 / Mineo Kaneko |
第 2 著者 所属(和/英) | 北陸先端科学技術大学院大学(略称:北陸先端大) Japan Advanced Institute Science and Technology(略称:JAIST) |
発表年月日 | 2015-12-03 |
資料番号 | VLD2015-62,DC2015-58 |
巻番号(vol) | vol.115 |
号番号(no) | VLD-338,DC-339 |
ページ範囲 | pp.159-164(VLD), pp.159-164(DC), |
ページ数 | 6 |
発行日 | 2015-11-24 (VLD, DC) |