| 講演名 | 2015-12-03 ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケジューリングアルゴリズム 猪谷 孝太(広島市大), 岩垣 剛(広島市大), 市原 英行(広島市大), 井上 智生(広島市大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，4相2線式非同期システムの高位合成におけるスケジューリング問題について議論する．高位合成の入力として与えられるデータフローグラフ（DFG）に対して，依存関係のない演算間に実行順序を定めること（スケジューリング）は，演算の並行性（演算器の共有可能性）を変化させるだけでなく，それらの演算の開始と終了を制御するハンドシェイクに要する遅延（ハンドシェイク遅延）にも影響を与える．ハンドシェイク遅延は演算の遅延と比べて無視できないため，ハンドシェイク遅延を含めた回路全体の遅延（レイテンシ）を考慮したスケジューリングが重要となる．一方，レイテンシ削減技術の1つである演算チェイニングにおいて，チェイン内の複数の演算に対するハンドシェイクが一括して実行されるが，これはハンドシェイク遅延の削減につながるため，スケジューリング時に演算チェイニングを考慮することも重要である．以上の考察から，演算チェイニングを前提とした，リソース制約下（演算器数制約下）レイテンシ最小化問題に対するヒューリスティックアルゴリズムを提案し，ベンチマークDFGに対する適用結果を示す． |
| 抄録(英) | This report is intended to discuss the scheduling problem in high-level synthesis~(HLS) for four-phase dual-rail asynchronous systems.For a data-flow graph~(DFG) given as an input to HLS, scheduling which orders independent operations affects not only the concurrency of operations, i.e., shareability of operational units performing those operations, but also delay due to handshake that controls the start/completion of each operation. It is important to consider the whole circuit delay, i.e., latency, including handshake-delay in scheduling because it is not negligible compared with operation-delay. On the other hand, in operation chaining which is known as a technique to reduce latency, handshakes for the operations in an operation-chain are lumped together and it leads to reduce handshake-delay. It is, therefore, also important to take operation chaining into account in scheduling. On the basis of the above discussion, a heuristic algorithm is proposedto solve the latency minimization problem under resource constraints in terms of the number of operational units while considering operation chaining. Several results are shown by applying the proposed algorithm to a benchmark DFG. |
| キーワード(和) | 4相2線式非同期回路 / 高位合成 / スケジューリング / ハンドシェイク遅延 / 演算チェイニング |
| キーワード(英) | Four-phase dual-rail asynchronous circuit / high-level synthesis / scheduling / handshake-delay / operation chaining |
| 資料番号 | VLD2015-60,DC2015-56 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケジューリングアルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | A Handshake-delay-aware Scheduling Algorithm in High-level Synthesis for Four-phase Dual-rail Asynchronous Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 4相2線式非同期回路 / Four-phase dual-rail asynchronous circuit |
| キーワード(2)（和/英） | 高位合成 / high-level synthesis |
| キーワード(3)（和/英） | スケジューリング / scheduling |
| キーワード(4)（和/英） | ハンドシェイク遅延 / handshake-delay |
| キーワード(5)（和/英） | 演算チェイニング / operation chaining |
| 第 1 著者 氏名（和/英） | 猪谷 孝太 / Kohta Itani |
| 第 1 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：Hiroshima City Univ.) |
| 第 2 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi Iwagaki |
| 第 2 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：Hiroshima City Univ.) |
| 第 3 著者 氏名（和/英） | 市原 英行 / Hideyuki Ichihara |
| 第 3 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：Hiroshima City Univ.) |
| 第 4 著者 氏名（和/英） | 井上 智生 / Tomoo Inoue |
| 第 4 著者 所属（和/英） | 広島市立大学(略称：広島市大) Hiroshima City University(略称：Hiroshima City Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | VLD2015-60,DC2015-56 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.147-152(VLD), pp.147-152(DC), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |