| 講演名 | 2015-12-03 FPGAのオンチップ遅延測定における温度影響補正の検討 喜納 猛(九工大), 三宅 庸資(九工大), 佐藤 康夫(九工大), 梶原 誠司(九工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | フィールドでVLSIの遅延テストするための手段として，チップ上に搭載したユーザ論理回路のパス遅延を可変なテストタイミングを用いて測定する手法が提案されている．しかし，測定される遅延値はテスト時の温度影響により変動するため，温度が一定ではない異なるテスト時刻の遅延値の比較をすることができない．そのため，測定遅延値に対する温度影響の補正処理が必要となる．本論文では，FPGAに遅延測定回路を搭載し，テスト時の温度変動が測定遅延値に与える影響について評価する．そして，テスト時の温度に依存しない遅延測定の実現のため，オンチップ遅延測定における温度影響補正について検討する． |
| 抄録(英) | As a means for delay testing for VLSIs in field, a measurement method of a path delay for a logic circuit using variable test timing has been proposed. However, the measured delay in the field is varied by temperature at test, because the temperature affects the circuit delay in the chip. Correction of influence by temperature variation upon the delay is required in order to compare the measured delay at different times. In this paper, the influence of the temperature during testing on the measured delay value is evaluated using a delay measurement circuit in an FPGA. Then, this paper proposes a correction technique of temperature influence on the measured delay using on-chip delay measurement, in order to realize delay measurement which does not depend on the temperature during testing in the field. |
| キーワード(和) | FPGA / 論理BIST / 遅延測定 / 可変テストタイミング |
| キーワード(英) | FPGA / Logic BIST / Delay measurement / Variable test timing |
| 資料番号 | VLD2015-63,DC2015-59 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAのオンチップ遅延測定における温度影響補正の検討 |
| サブタイトル（和） | |
| タイトル（英） | On Correction of Temperature Influence to Delay Measurement in FPGAs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 論理BIST / Logic BIST |
| キーワード(3)（和/英） | 遅延測定 / Delay measurement |
| キーワード(4)（和/英） | 可変テストタイミング / Variable test timing |
| 第 1 著者 氏名（和/英） | 喜納 猛 / Takeru Kina |
| 第 1 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 2 著者 氏名（和/英） | 三宅 庸資 / Yousuke Miyake |
| 第 2 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 3 著者 氏名（和/英） | 佐藤 康夫 / Yasuo Sato |
| 第 3 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 第 4 著者 氏名（和/英） | 梶原 誠司 / Seiji Kajihara |
| 第 4 著者 所属（和/英） | 九州工業大学(略称：九工大) Kyushu Institute of Technology(略称：KIT) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | VLD2015-63,DC2015-59 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.165-170(VLD), pp.165-170(DC), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |