| 講演名 | 2015-12-02 Self-Aligned Quadruple Patterningのための3次配線アルゴリズムを用いた効率的な配線生成手法 井原 岳志(東工大), 高橋 篤司(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Self-Aligned Quadruple Patterning(SAQP)は14nmノードにおける重要な製造技術である. SAQPに関する様々な配線アルゴリズムが提案されているが, 効率的に密集したSAQPに適した配線パターンを見つけることは容易ではない. SAQPに適した配線パターンのためのグリッドが提案されているが、グリッド上で有効な配線パターンを見つけることは容易ではない. グリッド上で, SAQPの配線パターンは3種類の配線から構成される. それらの中で, 3次パターンは折れ曲がり禁止制約を持つ. 一般的な配線アルゴリズムでは, SAQPで製造可能な有効な3次パターンを見つけることに失敗することがある. 本稿では, グリッド上で最適で有効な3次パターンを見つけることで, SAQPに適した2次元パターンを見つける. 実験でSAQPに適した配線パターンを効率的に見つけられたことを示す. |
| 抄録(英) | Self-Aligned Quadruple Patterning (SAQP) is an important manufacturing technique for sub 14 nm technology node. Although various routing algorithms for SAQP have been proposed, it is not easy to find a dense SAQP compliant routing pattern efficiently. Even though a grid for SAQP compliant routing pattern was proposed, it is not easy to find a valid routing pattern on the grid. The routing pattern of SAQP on the grid consists of three types of routing. Among them, third type has turn prohibition constraint on the grid. Typical routing algorithms often fail to find a valid routing for third type. In this paper, SAQP compliant two dimensional routing patterns are found on the grid by finding an optimal valid tertiary pattern effectively. Experiments show that SAQP compliant routing patterns are found efficiently. |
| キーワード(和) | SAQP / 折れ曲がり制約 / 配線アルゴリズム |
| キーワード(英) | SAQP / Routing Algorithm / Turn Probition Constraint |
| 資料番号 | VLD2015-53,DC2015-49 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Self-Aligned Quadruple Patterningのための3次配線アルゴリズムを用いた効率的な配線生成手法 |
| サブタイトル（和） | |
| タイトル（英） | Effective Routing Pattern Generation with an Optimum Tertiary Routing Algorithm for Self-Aligned Quadruple Patterning |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SAQP / SAQP |
| キーワード(2)（和/英） | 折れ曲がり制約 / Routing Algorithm |
| キーワード(3)（和/英） | 配線アルゴリズム / Turn Probition Constraint |
| 第 1 著者 氏名（和/英） | 井原 岳志 / Takeshi Ihara |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi Takahashi |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：Tokyo Tech) |
| 発表年月日 | 2015-12-02 |
| 資料番号 | VLD2015-53,DC2015-49 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.93-98(VLD), pp.93-98(DC), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |