| 講演名 | 2015-12-02 論理回路の極低電力動作を実現する基板バイアス発生回路 小出 知明(電通大), 石橋 孝一郎(電通大), 杉井 信之(超低電圧デバイス技研組合), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年、トランジスタの微細化が進んだことに伴い動作時の電力増加が課題になっている。本研究では65nmSOTB(Silicon on Thin Buried oxide) CMOSプロセスを使用し、論理閾値を1/2 VDD に収束させるための閾値制御機能および温度上昇によるリーク電流の増加を抑制する機能を持つ基板バイアス発生回路(VBBOP)を開発した。本回路を用いることで論理回路の消費電力を最大43.8%削減することをシミュレーションにより明らかにした。また、実測において電源電圧0.5V以上ではVBBOPが動作することを確認した。これにより、SOTBプロセスにより論理LSIの低電力動作の見込みを得た。 |
| 抄録(英) | The leakage has been increasing by miniaturization of the transistor in recently year. Adaptive body bias generator with controlled threshold voltage and leakage current using 65nm SOTB (Silicon on Thin Buried oxide) CMOS process is present this paper. Using this propose circuit, the power consumption at the minimum operating point of the logic circuit was obtained by simulation to be reduced by up to 43.8%. In measurement, it was confirmed that it outputs a constant voltage in the power supply voltage 0.5V or more. |
| キーワード(和) | 基板バイアス技術 / 極低電力動作 / SOTBデバイス |
| キーワード(英) | Body bias / Ultra-low power / SOTB process cmos |
| 資料番号 | CPM2015-134,ICD2015-59 |
| 発行日 | 2015-11-24 (CPM, ICD) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 論理回路の極低電力動作を実現する基板バイアス発生回路 |
| サブタイトル（和） | |
| タイトル（英） | The adaptive body bias generator for achieving the ultra-low power operation of the logic circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 基板バイアス技術 / Body bias |
| キーワード(2)（和/英） | 極低電力動作 / Ultra-low power |
| キーワード(3)（和/英） | SOTBデバイス / SOTB process cmos |
| 第 1 著者 氏名（和/英） | 小出 知明 / Tomoaki Koide |
| 第 1 著者 所属（和/英） | 電気通信大学(略称：電通大) The University of Electro-Communications(略称：UEC) |
| 第 2 著者 氏名（和/英） | 石橋 孝一郎 / Kouichirou Ishibashi |
| 第 2 著者 所属（和/英） | 電気通信大学(略称：電通大) The University of Electro-Communications(略称：UEC) |
| 第 3 著者 氏名（和/英） | 杉井 信之 / Nobuyuki Sugi |
| 第 3 著者 所属（和/英） | 超低電圧デバイス技術研究組合(略称：超低電圧デバイス技研組合) Low Power Electronics Association & Project(略称：LEAP) |
| 発表年月日 | 2015-12-02 |
| 資料番号 | CPM2015-134,ICD2015-59 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPM-340,ICD-341 |
| ページ範囲 | pp.39-43(CPM), pp.39-43(ICD), |
| ページ数 | 5 |
| 発行日 | 2015-11-24 (CPM, ICD) |