| 講演名 | 2015-12-03 ゲートレベルネットリストの脆弱性を表現する指標 大屋 優(早大), 史 又華(早大), 山下 哲孝(NEC), 岡村 利彦(NEC), 角尾 幸保(NEC), 柳澤 政生(早大), 戸川 望(早大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年チップの製造をサードパーティに外注するようになり，ハードウェアトロイが挿入される可能性が高まってきた. 本稿では，ゲートレベルネットリストの脆弱性を表現する指標としてHT rankを提案する. HT rankはシミュレーションツールを使わずに，トロイネットの特徴に基づいて計算される. HT rankは全てのTrust-HUB，ISCAS85，ISCAS89，ITC99のゲートレベルネットリストに加え，いくつかのOpenCoresゲートレベルネットリスト, そしてハードウェアトロイの挿入されているAESと挿入されていないAESに対して，ハードウェアトロイの有無を分類することに成功した. 提案手法にかかる時間はネットリストの大きさに依存し，数秒から一日程度である. |
| 抄録(英) | Recently, digital ICs are designed by outside vendors to reduce costs in semiconductor industry. This circumstance introduces risks implemented Hardware Trojans(HTs) by malicious attackers. This paper proposes an HT rank which is a new analysis criterionagainst HTs at gate-level netlists. The HT rank does not use anysimulation tools but just calculate Trojan points based on Trojan netfeatures. The HT rank successfully classifies all the gate-levelnetlists in Trust-HUB, ISCAS85, ISCAS89, and ITC99 as well as severalOpenCores designs, HT-free and HT-inserted AESnetlists into HT-inserted ones and HT-free ones. We took approximately several minutes to one day depending ona netlist to calculate an HT rank using Xeon E7-4870. |
| キーワード(和) | ハードウェアトロイ / ゲートレベルネットリスト / 設計段階 / トロイネット / トロイポイント |
| キーワード(英) | hardware Trojan / gate-level netlist / design phase / Trojan net / Trojan point |
| 資料番号 | VLD2015-59,DC2015-55 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ゲートレベルネットリストの脆弱性を表現する指標 |
| サブタイトル（和） | |
| タイトル（英） | A Quantitative Criterion of Gate-Level Netlist Vulnerability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェアトロイ / hardware Trojan |
| キーワード(2)（和/英） | ゲートレベルネットリスト / gate-level netlist |
| キーワード(3)（和/英） | 設計段階 / design phase |
| キーワード(4)（和/英） | トロイネット / Trojan net |
| キーワード(5)（和/英） | トロイポイント / Trojan point |
| 第 1 著者 氏名（和/英） | 大屋 優 / Masaru Oya |
| 第 1 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua Shi |
| 第 2 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 3 著者 氏名（和/英） | 山下 哲孝 / Noritaka Yamashita |
| 第 3 著者 所属（和/英） | 日本電気株式会社(略称：NEC) NEC Corporation(略称：NEC) |
| 第 4 著者 氏名（和/英） | 岡村 利彦 / Toshihiko Okamura |
| 第 4 著者 所属（和/英） | 日本電気株式会社(略称：NEC) NEC Corporation(略称：NEC) |
| 第 5 著者 氏名（和/英） | 角尾 幸保 / Yukiyasu Tsunoo |
| 第 5 著者 所属（和/英） | 日本電気株式会社(略称：NEC) NEC Corporation(略称：NEC) |
| 第 6 著者 氏名（和/英） | 柳澤 政生 / Masao Yanagisawa |
| 第 6 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 第 7 著者 氏名（和/英） | 戸川 望 / Nozomu Togawa |
| 第 7 著者 所属（和/英） | 早稲田大学(略称：早大) Waseda University(略称：Waseda Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | VLD2015-59,DC2015-55 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.141-146(VLD), pp.141-146(DC), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |