| 講演名 | 2015-12-03 遅延故障BIST向けLFSR/MISRシード生成 嶋津 大地(大分大), 大竹 哲史(大分大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本稿では，遅延故障に対するスキャンBIST向けのLFSR及びMISRシード生成法を提案する．従来より使用されているシード生成法は，まずテスト対象故障に対するテストキューブを求め，それをシードに変換する方法である．この方法では，テストキューブによってはシードに変換できない場合があり，BIST環境で検出可能な故障であってもそれを検出するシードを得られないことがあった．著者らの研究グループでは，ランチ・オフ・キャプチャ（LoC）方式による遅延故障テストを対象とした，スキャンBIST向けLFSRシードを直接生成する方法を提案した．この手法はLFSRの構造を時間展開して，LFSRシードとスキャンFFの依存関係を表したXORネットワークと呼ばれる組合せ回路を設計し，これをシード生成対象回路と疑似的に接続することでATPGの探査空間を制約する．本稿では，LFSRに加えてMISRを時間展開したXORネットワークを設計し，これも用いてテスト生成することで直接シードを生成する方法を提案する．本稿では，ITC'99，IWLS'05ベンチマーク回路を用いた実験により，提案手法の有効性を評価する． |
| 抄録(英) | In this paper, we propose a method of LFSR/MISR seed generation for delay fault BIST. A widely used conventional way to generate seeds is the following: a test cube for a fault is first generated and the cube is then converted into a seed. However, the conversion does not always succeed and the fault may not be detected. The authors' group has proposed an LFSR seed generation method for scan based BIST which aims to detect delay faults using ATPG with the launch-off-capture (LoC) scheme. This approach models dependency between an LFSR seed and the value of scan FFs in a combinational circuit called an XOR network and connects it to the CUT as a constraint of ATPG. The model enables direct seed generation by using ATPG. In this paper, an XOR network supporting LFSR and MISR for delay fault testing is designed and used for direct seed generation. Experiments using ITC'99 and IWLS'05 benchmark circuits are performed to evaluate the effectiveness of the proposed method. |
| キーワード(和) | BIST / シード生成 / LFSR/MISR / 遷移故障 / 制約付きテスト生成 |
| キーワード(英) | BIST / seed generation / LFSR/MISR / delay fault / constrained test generation |
| 資料番号 | VLD2015-70,DC2015-66 |
| 発行日 | 2015-11-24 (VLD, DC) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 遅延故障BIST向けLFSR/MISRシード生成 |
| サブタイトル（和） | |
| タイトル（英） | An approach to LFSR/MISR seed generation for delay fault BIST |
| サブタイトル（和） | |
| キーワード(1)（和/英） | BIST / BIST |
| キーワード(2)（和/英） | シード生成 / seed generation |
| キーワード(3)（和/英） | LFSR/MISR / LFSR/MISR |
| キーワード(4)（和/英） | 遷移故障 / delay fault |
| キーワード(5)（和/英） | 制約付きテスト生成 / constrained test generation |
| 第 1 著者 氏名（和/英） | 嶋津 大地 / Daichi Shimazu |
| 第 1 著者 所属（和/英） | 大分大学(略称：大分大) Oita University(略称：Oita Univ.) |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satishi Ohtake |
| 第 2 著者 所属（和/英） | 大分大学(略称：大分大) Oita University(略称：Oita Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | VLD2015-70,DC2015-66 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | VLD-338,DC-339 |
| ページ範囲 | pp.213-218(VLD), pp.213-218(DC), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (VLD, DC) |