| 講演名 | 2015-12-02 フラクショナル位相選択法によりジッタ特性を改善した高速起動完全デジタルCDR回路の設計 峠 仁人(東大), 飯塚 哲也(東大), 名倉 徹(東大), 三浦 賢(ザインエレクトロニクス), 村上 芳道(ザインエレクトロニクス), 浅田 邦博(東大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 待機電力が極めて低く、かつ待機状態からの瞬時の起動が可能な高速起動完全デジタルCDR 回路を提案する。提案するCDR 回路はインバータ列で構成された遅延線を共有する時間-デジタル変換器と位相選択回路を使用し、数ビットのプリアンブル信号から入力データの周波数を検出することで高速な周波数ロックを実現する。本CDR 回路はスタンダードセルベースのデジタル回路により構成されており、待機時にはダイナミック電力を消費しない。そのため提案回路は、特にIoE 向けのアプリケーションなど間欠的な動作を行うデバイスの消費電力削減に効果的である。本設計では従来の高速ロック型CDR 回路に対して新たにフラクショナル位相選択法を採用することで、ジッタ特性を改善した。65 nm FD-SOI プロセスにて設計を行い、シミュレーションにより動作検証したところ、面積は0.21mm2、動作データレートは1.2-2.3 Gbps となった。 |
| 抄録(英) | A quick-lock all-digital Clock-Data Recovery circuit that does not require a reference clock is propposed. InternalTime-to-Digital Converter and Phase Selector share a set of inverter-based delay lines and that enables quick frequency lockingby using few bits of preamble signal. This CDR circuit is composed of standard-cell-based digital circuit and does not consumedynamic power in its stand-by phase. Therefore, the proposed circuit is suitable especially for Internet-of-Everything applicationsthat work intemittently and demand small power consumption. In this design, newly-proposed fractional-phase-selectiontechnique is introduced to ameliorate its jitter tolerance. A proof-of-concept design is implemented in a 65 nm FD-SOI processand verified by simulations. The circuit works from 1.2 to 2.3 Gbps and consumes 22.3mW at 2.3 Gbps while occupying0.21mm2. |
| キーワード(和) | CDR / クロックデータ再生回路 / 参照クロック不要 / 高速起動 / 完全デジタル |
| キーワード(英) | Clock-Data Recovery / Burst-Mode CDR / Refelence-Less / All-Digital |
| 資料番号 | CPM2015-130,ICD2015-55 |
| 発行日 | 2015-11-24 (CPM, ICD) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フラクショナル位相選択法によりジッタ特性を改善した高速起動完全デジタルCDR回路の設計 |
| サブタイトル（和） | |
| タイトル（英） | A Design of a Quick-Lock All-Digital CDR with Improved Jitter Performance by Fractional Phase Selection Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CDR / Clock-Data Recovery |
| キーワード(2)（和/英） | クロックデータ再生回路 / Burst-Mode CDR |
| キーワード(3)（和/英） | 参照クロック不要 / Refelence-Less |
| キーワード(4)（和/英） | 高速起動 / All-Digital |
| キーワード(5)（和/英） | 完全デジタル |
| 第 1 著者 氏名（和/英） | 峠 仁人 / Norihito Tohge |
| 第 1 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 第 2 著者 氏名（和/英） | 飯塚 哲也 / Tetsuya Iizuka |
| 第 2 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 第 3 著者 氏名（和/英） | 名倉 徹 / Toru Nakura |
| 第 3 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 第 4 著者 氏名（和/英） | 三浦 賢 / Satoshi Miura |
| 第 4 著者 所属（和/英） | ザインエレクトロニクス株式会社(略称：ザインエレクトロニクス) THine Electronics, Inc.(略称：THine) |
| 第 5 著者 氏名（和/英） | 村上 芳道 / Yoshimichi Murakami |
| 第 5 著者 所属（和/英） | ザインエレクトロニクス株式会社(略称：ザインエレクトロニクス) THine Electronics, Inc.(略称：THine) |
| 第 6 著者 氏名（和/英） | 浅田 邦博 / Kunihiro Asada |
| 第 6 著者 所属（和/英） | 東京大学(略称：東大) The University of Tokyo(略称：Univ. of Tokyo) |
| 発表年月日 | 2015-12-02 |
| 資料番号 | CPM2015-130,ICD2015-55 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPM-340,ICD-341 |
| ページ範囲 | pp.17-22(CPM), pp.17-22(ICD), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (CPM, ICD) |