| 講演名 | 2015-12-03 DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減 齋藤 郁(豊橋技科大), 小林 良太郎(豊橋技科大), 嶋田 創(名大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | キャッシュメモリは，CPUとメインメモリのアクセス速度の差を埋めるために用いられ，昨今のCPUを構成する上で必要不可欠な要素となっている．しかし，キャッシュメモリは動作に伴うエネルギー消費が大きく，CPUの消費エネルギーの中で大きな割合を占める．CPUの消費エネルギー削減手法として，動的電圧周波数制御(DVFS)が存在する．しかしながら，キャッシュはSRAMの特性上，コアに対して電圧を変更可能な範囲が小さいため，消費エネルギーの削減がコアよりも少ない．そこで，設計の段階から速度と消費電力が異なるキャッシュを準備し，DVFSのレンジの切り替えに応じてキャッシュの利用を切り替えることで，キャッシュの消費エネルギーのさらなる削減が可能であると考えた．提案では，DVFSのレンジの切り替えに合わせて，階層キャッシュの構成を低消費電力・低速なキャッシュメモリへ優先的にアクセスするものに切り替え，消費エネルギーの削減を図る． |
| 抄録(英) | Current CPU utilizes cache memory for decreasing an access speed gap between CPU and main memory. But the cache occupies a large part of the processor energy consumption. Furthermore, due to SRAM characteristic, cache cannot reduce supply voltage compared to CPU core so that DVFS cannot reduce much cache energy. So, we thought that we can reduce further cache energy consumption by preparing different power and speed design cache and switches them in proportion to DVFS activity. Our proposal reduces energy by modifying cache hierarchy to prioritizing low-power and low-speed cache in proportion to DVFS activity. |
| キーワード(和) | キャッシュ消費エネルギー削減 / DVFS / キャッシュメモリ / L1 High Power/Low Power Cache |
| キーワード(英) | Cache Energy Consumption Reduction / DVFS / Cache Memory / L1 High Power/Low Power Cache |
| 資料番号 | CPSY2015-72 |
| 発行日 | 2015-11-24 (CPSY) |
| 研究会情報 | |
| 研究会 | VLD / DC / IPSJ-SLDM / CPSY / RECONF / ICD / CPM |
|---|---|
| 開催期間 | 2015/12/1(から3日開催) |
| 開催地（和） | 長崎県勤労福祉会館 |
| 開催地（英） | Nagasaki Kinro Fukushi Kaikan |
| テーマ（和） | デザインガイア2015 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2015 -New Field of VLSI Design- |
| 委員長氏名（和） | 松永 裕介(九大) / 金川 信康(日立) / 福井 正博(立命館大) / 中島 康彦(奈良先端大) / 渡邊 実(静岡大) / 藤島 実(広島大) / 野毛 悟(沼津高専) |
| 委員長氏名（英） | Yusuke Matsunaga(Kyushu Univ.) / Nobuyasu Kanekawa(Hitachi) / Masahiro Fukui(Ritsumeikan Univ.) / Yasuhiko Nakashima(NAIST) / Minoru Watanabe(Shizuoka Univ.) / Minoru Fujishima(Hiroshima Univ.) / Satoru Noge(Numazu National College of Tech.) |
| 副委員長氏名（和） | 竹中 崇(NEC) / 井上 美智子(奈良先端大) / / 中野 浩嗣(広島大) / 入江 英嗣(東大) / 本村 真人(北大) / 柴田 裕一郎(長崎大) / 日高 秀人(ルネサス エレクトロニクス) / 廣瀬 文彦(山形大) |
| 副委員長氏名（英） | Takashi Takenana(NEC) / Michiko Inoue(NAIST) / / Koji Nakano(Hiroshima Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Masato Motomura(Hokkaido Univ.) / Yuichiro Shibata(Nagasaki Univ.) / Hideto Hidaka(Renesas) / Fumihiko Hirose(Yamagata Univ.) |
| 幹事氏名（和） | 冨山 宏之(立命館大) / 福田 大輔(富士通研) / 岩田 浩司(鉄道総研) / 吉村 正義(京都産大) / 横山 昌生(シャープ) / 高島 康裕(北九州市大) / 西出 岳央(東芝) / 三吉 貴史(富士通研) / 鯉渕 道紘(NII) / 山田 裕(東芝) / 山口 佳樹(筑波大) / 吉田 毅(広島大) / 小舘 淳一(NTT) / 岩田 展幸(日大) |
| 幹事氏名（英） | Hiroyuki Tomiyama(Ritsumeikan Univ.) / Daisuke Fukuda(Fujitsu Labs.) / Koji Iwata(RTRI) / Masayoshi Yoshimura(Kyoto Sangyo Univ.) / Masao Yokoyama(Sharp) / Yasuhiro Takashima(Kitakyushu City Univ.) / Takeo Nishide(Toshiba) / Takashi Miyoshi(Fujitsu Labs.) / Michihiro Koibuchi(NII) / Yutaka Yamada(Toshiba) / Yoshiki Yamaguchi(Univ. of Tsukuba) / Takeshi Yoshida(Hiroshima Univ.) / Junichi Kodate(NTT) / Nobuyuki Iwata(Nihon Univ.) |
| 幹事補佐氏名（和） | 谷口 一徹(立命館大) / / / 高前田 伸也(奈良先端大) / 大川 猛(宇都宮大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 高宮 真(東大) / 岩崎 裕江(NTT) / 橋本 隆(パナソニック) / 伊藤 浩之(東工大) / 範 公可(電通大) / 坂本 尊(NTT) / 中村 雄一(豊橋技科大) |
| 幹事補佐氏名（英） | Ittetsu Taniguchi(Ritsumeikan Univ.) / / / Shinya Takameda(NAIST) / Takeshi Ohkawa(Utsunomiya Univ.) / Kazuya Tanikagawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Makoto Takamiya(Univ. of Tokyo) / Hiroe Iwasaki(NTT) / Takashi Hashimoto(Panasonic) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Pham Konkuha(Univ. of Electro-Comm.) / Takashi Sakamoto(NTT) / Yuichi Nakamura(Toyohashi Univ. of Tech.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Special Interest Group on System and LSI Design Methodology / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Integrated Circuits and Devices / Technical Committee on Component Parts and Materials |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減 |
| サブタイトル（和） | |
| タイトル（英） | Cache Energy Reduction by Switching between L1 High Power and Low Power Cache under DVFS Environment |
| サブタイトル（和） | |
| キーワード(1)（和/英） | キャッシュ消費エネルギー削減 / Cache Energy Consumption Reduction |
| キーワード(2)（和/英） | DVFS / DVFS |
| キーワード(3)（和/英） | キャッシュメモリ / Cache Memory |
| キーワード(4)（和/英） | L1 High Power/Low Power Cache / L1 High Power/Low Power Cache |
| 第 1 著者 氏名（和/英） | 齋藤 郁 / Kaoru Saito |
| 第 1 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：Toyohashi Univ of Tech) |
| 第 2 著者 氏名（和/英） | 小林 良太郎 / Ryotaro Kobayashi |
| 第 2 著者 所属（和/英） | 豊橋技術科学大学(略称：豊橋技科大) Toyohashi University of Technology(略称：Toyohashi Univ of Tech) |
| 第 3 著者 氏名（和/英） | 嶋田 創 / Hajime Shimada |
| 第 3 著者 所属（和/英） | 名古屋大学(略称：名大) Nagoya University(略称：Nagoya Univ.) |
| 発表年月日 | 2015-12-03 |
| 資料番号 | CPSY2015-72 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | CPSY-342 |
| ページ範囲 | pp.63-68(CPSY), |
| ページ数 | 6 |
| 発行日 | 2015-11-24 (CPSY) |